本発明は特に高速のアナログ／デジタルコンバータの上流側に用いられるように意図されたサンプルホルダーに関する。
本サンプルホルダーは、各々がそれぞれの差動入力（Ｅ、Ｅ’）及びそれぞれの差動出力（Ｓ、Ｓ’）を有する、二つの主要な半サンプラーを備える。各々の主要半サンプラーには、他の主要サンプルホルダーの蓄積容量（Ｃ’、Ｃ）の端子から取り出された電圧により動作する補助トラッキング・トランジスタ（Ｔ１ａ、Ｔ１ａ’）と、この補助トラッキング・トランジスタの出力につながれた補助蓄積容量（Ｃａ、Ｃａ’）と、補助トラッキング・トランジスタにおいて電流の通過を許すか又は遮断するために、主サンプルホルダーの電流スイッチと同時に制御される補助電流スイッチ（Ｔ２ａ、Ｔ３ａ、ＳＣ１ａ；Ｔ２’ａ、Ｔ３’ａ、ＳＣ１ａ’）とを備えた、それぞれの補助半サンプルホルダーが関連付けられる。補助サンプラーはサンプリングされる信号が急速に変化する場合に、サンプリング動力学の改善に役立つ。 （もっと読む）

【課題】高性能のデータ変換を実行する方法とシステムを提供すること。
【解決手段】本発明の方法は、時間領域入力信号をデジタル形式の周波数領域信号に変換するステップと、周波数領域信号と時間領域入力信号を、２個の低性能コンバータで処理して、２個の信号を得るステップと、前記高性能コンバータから第１の最終出力信号を得るために、前記２個の信号を再結合するステップとを有する。前記処理ステップは、前記周波数領域を２個の周波数領域部分に分割するステップを含む。第１部分は、低分解能の信号対ノイズ比（ＳＮＲ）に関連し、第２部分は、高分解能ＳＮＲに関連し、この分割から得られた周波数情報を用いて２個の処理信号を得る。
（もっと読む）

【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 複数の容量を有するＤ／Ａ変換回路であって、複数の容量は、第１電極と、第１電極に接している第１誘電体と、第１誘電体に接している第２電極と、第２電極に接している第２誘電体と、第２誘電体に接している第３電極とをそれぞれ有しており、第２電極は、第１電極及び第３電極と重なっており、第２電極は、第１電極及び第３電極と重なっている部分において開口部を有しており、第２電極が有する開口部において、第１誘電体及び第２誘電体にコンタクトホールが形成されており、コンタクトホールを介して第１電極と第３電極が接続されていることを特徴とするＤ／Ａ変換回路。 （もっと読む）

【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 容量分割型のＤＡＣにおいて、各ビットに対応する容量を１つづつ設けるのではなく、下位ビットのデジタル信号の各ビットに対応する容量を１つづつ設けるだけにした。そして、リセット期間に、上位ビットのデジタル信号に対応する高さの電圧を、該容量の一方の電極（第１電極）に与えることで該容量を充電し、書き込み期間に、下位ビットのデジタル信号に対応する高さの電圧を、該容量のもう一方の電極（第２電極）に与えることで該容量を充電することを考えた。 （もっと読む）

【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 ｎ−ｍ＋１個（ｍはｎより小さい自然数）の容量を有し、下位ｍビットのデジタルビデオ信号によって、前記ｎ−ｍ＋１個の容量のうちの１個の容量への電荷の充放電が制御され、ｎビットのデジタルビデオ信号のうち、上位ｎ−ｍビットのデジタルビデオ信号によって、前記ｎ−ｍ＋１個の容量のうちの残りのｎ−ｍ個の容量への電荷の充放電が制御されていることを特徴とするＤ／Ａ変換回路。 （もっと読む）