【課題】回路の急激な電圧降下を抑制するために装荷されるキャパシタンスを提案する。
【解決手段】入力ビット値が切り換わる過渡期においてはＭＯＳキャパシタンスの容量が顕在化して定電流回路における急激な電圧降下を抑制し、定電流回路を構成するＭＯＳトランジスタのドレイン・ソース間電圧Ｖ_DSがオーバードライブ電圧を下回るという問題を解消する。他方、低電流回路を構成するＭＯＳトランジスタのＶ_DSがオーバードライブ電圧を超える飽和領域においては、ＭＯＳキャパシタンスの容量は機能せず、本来の応答速度を阻害することはない。 （もっと読む）

【課題】ＡＤ変換誤差を小さくでき、高速動作、低消費電力動作および低占有面積回路を同時に実現することができるとともに、常にＡＤ変換動作を行うことが可能なＡＤ変換器およびその調整方法を提供する。
【解決手段】アナログ信号をデジタルデータに変換するＡＤ変換器であって、閾値電圧が異なるＮ個の電圧比較器で構成された電圧比較器列と、前記Ｎ個の電圧比較器の閾値電圧を個々に調整する調整手段と、前記Ｎ個の電圧比較器の調整用基準電圧を生成する基準電圧生成手段と、前記アナログ信号と前記基準電圧生成手段の出力のうち一方を個々に選択して前記Ｎ個の電圧比較器に出力するＮ個のセレクタ回路とを備え、ＡＤ変換に使用しているＬ番目の電圧比較器の調整時には、ＡＤ変換に使用していない他の電圧比較器をＬ番目の電圧比較器の代わりに使用してＡＤ変換を行いつつ調整を行う。 （もっと読む）

高速、高分解能のデジタル−アナログ変換器（ＤＡＣ）を開示する。ＤＡＣはパルス発生器、減衰回路、コントローラ、及びサンプル回路を備える。パルス発生器は、まず、デジタルワードの各桁を表すパルスをシリアルに出力する。既知の減衰応答に従って時間の経過と共に減衰する減衰回路において、各パルスの応答が生成される。減衰回路は例えば、指数関数的減衰応答を有するＲＣ回路を含む。コントローラは、各パルスの周期は所定の減衰量に関連するように、パルス発生器によって出力されるパルスのタイミングを制御する。サンプル回路は、減衰回路が最上位桁を表すパルスを受信した後、サンプル時刻に減衰回路の出力のサンプリングを行う。サンプルされた出力は入力デジタルワードに対応するアナログ値を表す。デジタルワードは任意の長さ、基数、又は形式を有することができる。
（もっと読む）

【課題】低コストで大型化することなく高速なサンプリングが行えるインタリーブ式のＡ／Ｄ変換装置を提供する。
【解決手段】遅延分配部２１は、入力するアナログ信号ｘ（ｔ）に対して所定時間ΔＴずつ異なる遅延時間が与えられた信号ｘ１、ｘ２、…、ｘＮをそれぞれＡ／Ｄ変換器２５に入力する。各Ａ／Ｄ変換器２５には、クロック生成部２６によって生成された所定時間ΔＴのＮ倍の周期Ｔｓのサンプリングクロックが同相で与えられ、アナログ信号ｘ（ｔ）に対して等価的に周期Ｔｓ／Ｎのサンプリングが行なわれる。 （もっと読む）

【課題】例えば、４０Ｇｂ／ｓ程度以上の信号を扱う場合においても、線形性に優れたＤ／Ａコンバータを得る。
【解決手段】パラレル電気信号に対して光ファイバの逆関数の畳み込みによる演算処理を行うとともにさらなるパラレル処理を行い、演算処理後のパラレル電気信号を出力する信号処理回路３０と、処理後のパラレル電気信号に基づいて異なる複数の波長の光信号を含む合成光信号を生成する合成光信号生成回路１００と、合成光信号を電気信号に変換する光電変換回路４０と、光電変換回路から出力される電気信号を増幅してアナログ出力信号を生成する電流増幅器５０とを備える。 （もっと読む）

【課題】高速動作が可能な逐次比較型のアナログ−デジタル変換器の提供を図る。
【解決手段】アナログ信号Ｖｒ１，Ｖｒ２，Ｖｒ３を出力するデジタル−アナログ変換器３と、入力アナログ信号Ｖｉｎをそれぞれ異なる第１，第２および第３のアナログ信号と比較する第１，第２および第３の比較器１１，１２，１３と、前記第１〜第３の比較器の出力から前記デジタル−アナログ変換器に与えるデジタル信号を制御すると共に、当該デジタル信号を、前記入力アナログ信号をアナログ−デジタル変換したデジタル値として出力する逐次比較用レジスタおよび制御用論理回路２と、を備えるように構成する。 （もっと読む）

【課題】高速動作、低消費電力動作および低占有面積回路を同時に実現することのできるＡＤ変換器およびその調整方法を提供する。
【解決手段】アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する、ＡＤ変換の分解能を越える数の電圧比較器と、上記電圧比較器の中から閾値電圧の測定に基づきＡＤ変換に使用する電圧比較器を選択する選択手段と、選択された電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備える。 （もっと読む）

【課題】 サイクリックＡＤ変換器における処理のさらなる効率化が求められていた。
【解決手段】 ＡＤ変換器２０において、第１ＡＤ変換部３２は入力電圧Ｖｉｎを所定ビットのデジタル値に変換してデジタル出力回路４８とＤＡ変換部３４に出力する。ＤＡ変換部３４はデジタル値をアナログ値に変換し、これと元の入力電圧Ｖｉｎとの差を減算部３８が出力し、第２増幅部４０が増幅する。第２増幅部４０の出力は循環経路４２を介して第１ＡＤ変換部３２に循環されるが、次の第２増幅部４０の出力は分岐経路４４を介して第２ＡＤ変換部４６へ入力され、所定ビットのデジタル値に変換される。第２ＡＤ変換部４６で処理する間、次の入力電圧Ｖｉｎが第１ＡＤ変換部３２によって並行してＡＤ変換される。 （もっと読む）

【課題】信号調整回路がアンチエイリアシングフィルタおよびＡ／Ｄ変換器を時分割多重する。
【解決手段】複数の第１層のマルチプレクサは複数のＡＣまたはベースバンド入力信号の間を複数のアンチエイリアシングフィルタのうちの１つに時分割多重する。第２層のマルチプレクサはその入力を第１層のマルチプレクサの出力から選択する。第２層のマルチプレクサの出力が高速Ａ／Ｄ変換器に供給され時分割多重される。このように、複数のセンサは単一のＡ／Ｄ変換器を共有することができる。マルチプレクサおよびアンチエイリアシングフィルタに整定時間を与えた後、入力信号の複数のサンプルが、例えば１周期の間に、取り込まれる。各ＡＣ入力信号のサンプルは、正弦ベクトルおよび余弦ベクトルが乗ぜられ各々平均され、２つの平均の２乗平均平方根が入力信号の大きさを与える。入力信号の機械的角度は、正弦および余弦積ベクトル平均の符号に基づいて決定する。 （もっと読む）

【課題】 複数のＡ／Ｄ変換器の入力されるクロック信号のタイミング調整が容易なインターリーブＡ／Ｄ変換装置を実現する。
【解決手段】クロック信号が入力され遅延させたクロック信号を出力する可変遅延回路と、通常動作モードでアナログ入力信号を選択しクロック調整モードで遅延させたクロック信号を選択するスイッチ回路と、スイッチ回路の出力をクロック信号でサンプリングする第１のＡ／Ｄ変換器と、スイッチ回路の出力を遅延させたクロック信号でサンプリングする第２のＡ／Ｄ変換器と、第１のＡ／Ｄ変換器の出力のエッジを検出するエッジ検出回路と、クロック調整モードで制御電圧を走査してクロック信号の立ち上がりが遅延させたクロック信号の立ち上がりに同期した時の制御電圧、再びクロック信号の立ち上がりが遅延させたクロック信号の立ち上がりに同期した時の制御電圧に基き通常動作モードにおける制御電圧の値を求める演算制御回路とを設ける。 （もっと読む）

【課題】Ｄ／Ａ変換の高速化、高分解能化、そしてチップサイズの低減を図ることができる電流加算型高分解能Ｄ／Ａコンバータを提供する。
【解決手段】定電流カレントミラー回路部３０に備えられた各定電流カレントミラー回路を構成する各トランジスタ３１〜３７、スイッチング部６０にて差動対トランジスタを構成する各トランジスタ６１ａ、６１ｂ〜６８ａ、６８ｂをＮｃｈ型のもので構成する。また、定電流カレントミラー回路部３０、スイッチング部６０、出力用カレントミラー回路部７０それぞれを一定数のトランジスタで構成されるセルにて構成し、ｂｉｔの順位を各トランジスタの数で重み付けする。さらに、ｂｉｔの順位を複数のセルを組み合わせることにより対応させ、個々のセルにおける各トランジスタの相対ばらつきを低減する。 （もっと読む）

【課題】分解能の向上化と変換速度の高速化のうち、部分的に分解能が向上すれば足りるような場合に有効なＡＤ変換装置を提供する。
【解決手段】入力ダイナミックレンジ全体を入力範囲とする差動増幅装置を具備しないＡＤ変換装置１、３を設け、入力ダイナミックレンジの一部で高分解能が必要な入力区間では、ＡＤ変換装置２の前段に差動増幅回路を設け、ＡＤ変換装置３の入力側で極端に変動が開始する電圧となる定電圧源Ｖｒｅｆを上記ＡＤ変換装置３の入力側に設ける。 （もっと読む）

【課題】高精度化と低消費電力化及び小面積を実現したパイプライン型Ａ／Ｄ変換回路を備えた半導体集積回路装置を提供する。
【解決手段】シリーズに結合された複数のステージを有するパイプライン型Ａ／Ｄ変換回路を有する。上記複数のステージのうち最終段を除く各ステージは、サブＡ／Ｄ変換器でその入力信号を小ビットのデジタル信号に変換する。上記サブＡ／Ｄ変換器のデジタル出力信号をサブＤ／Ａ変換器でＤ／Ａ変換を行い、上記入力信号との差信号を減算器で生成し、サンプルホールドアンプで増幅して次段に伝えられるアナログ信号を形成する。上記最終段ステージは、前段のサンプルホールドアンプの出力信号を取り込むサンプルホールド回路と、上記サンプルホールド回路の出力信号と基準電圧とを比較する比較器と、上記比較器の出力信号を保持するラッチ回路とを有する。 （もっと読む）

【課題】小信号応答性がよく、クロック信号の負荷を軽減でき、面積の増大を防止することができるフォールディング回路およびアナログ−デジタル変換器を提供する。
【解決手段】複数の異なる電圧を基準電圧として発生させる基準電圧発生回路１２０と、基準電圧とアナログ入力電圧と差電圧を差電流に変換して出力する複数のアンプ１４０と、を有し、アンプの出力端が交互に接続され、アンプはカスコード出力トランジスタを有する差動アンプで構成されており、カスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている。
（もっと読む）

【課題】バッファユニットの出力をすばやく変え、デジタルアナログ変換器の変換速度を改善すること。
【解決手段】オーバードライブデジタルアナログ変換器（ＤＡＣ）、ソースドライバ、およびその方法が提供される。デジタルアナログ変換器は、電圧分割ユニット、選択ユニット、バッファユニット、および検出ユニットを備える。電圧分割ユニットは、複数の参照電圧を供給する。検出ユニットは、入力デジタル信号に対応する特定参照電圧とバッファユニットから出力された出力電圧との比較結果にしたがって、調整信号を出力する。選択ユニットは、調整信号と入力デジタル信号にしたがって、オーバードライブ電圧を調整する。 （もっと読む）

【課題】線形探索法によるＡ／Ｄコンバータの初回の変換に要する時間を短縮可能な半導体集積回路を提供する。
【解決手段】チップの温度を検知する温度検知部と、温度検知部のアナログ出力ＶＢＥをデジタル変換するＡ／Ｄコンバータ１００とを備える。Ａ／Ｄコンバータ１００は、アップダウンカウンタと、アップダウンカウンタの出力Ｔ２をアナログ変換するＤ／Ａコンバータ１２０と、Ｄ／Ａコンバータ１２０のアナログ出力ＤＡＣ＿ＯＵＴと温度検知部のアナログ出力ＶＢＥ（ＶＴＥＭＰ）とを比較するコンパレータ１３０とを備える。アップダウンカウンタは、最小値及び最大値とは異なる初期値をプリセット可能に構成されている。これにより、線形探索法を用いているにも関わらず、初回の変換における判定時間を短縮することが可能となる。 （もっと読む）

【課題】シングルスロープ型のアナログデジタル変換器は、フラッシュ型より回路面積は小さくできるが、変換速度が遅くなりがちである。
【解決手段】参照信号生成回路は、入力電圧範囲を分割した第１分解能より粗い第２分解能に対応したステップで、信号レベルが順次変化していく参照信号を生成する。比較回路ＣＰは、アナログ信号と参照信号生成回路により生成された参照信号とを比較する。デジタル信号生成回路は、比較回路による比較結果が変化するまでの時間に応じて、デジタル信号を生成する。参照信号生成回路は、比較回路の比較結果が変化すると、デジタル信号生成回路に保持されているデジタル信号の分解能を第１分解能にするため、または第１分解能に近づけるため、別の参照信号を比較回路に供給する。 （もっと読む）

【課題】簡易かつ容易に精度の高い動作テストを行うことができるＤＡ変換器の試験方法、ＤＡ変換器の試験装置およびＤＡ変換器を提供すること。
【解決手段】所定のデジタルデータをアナログデータに変換するＤＡ変換器に、該ＤＡ変換器からの出力波形が対称となる周期パターンデータを入力し、該周期パターンデータの基本周波数ｆ₀に対する偶数次高調波成分２ｆ₀，４ｆ₀を観測し、偶数次高調波成分２ｆ₀，４ｆ₀がない場合に該ＤＡ変換器は良好に動作しているものと判定する。 （もっと読む）

【課題】従来のＡＤ変換器およびＤＡ変換器においては変換スピードがマイクロオーダーと遅い。
【解決手段】複数ビットのデータを書き込むことができるメモリセルを使い、ＡＤ変換を実現する。ＡＤ変換したいビット数分のデータを書き込むことが出来るメモリセル１〜４を準備し、それぞれのメモリセル１〜４には、ビット数で表現できるデータをあらかじめ書き込んでおく。ＡＤ変換したいアナログ信号をメモリセル１〜４への読み出し電圧として読み出しを行う。読み出しを行うと読み出し電圧より低い書き込みレベルのメモリセルがＯＮする。 （もっと読む）

【課題】 バッファ回路の入力信号に対する出力信号の非線形特性となる課題に対し、線形特性を向上させる。
【解決手段】 バッファ回路のソースフォロア回路を構成するＭＯＳトランジスタ２１に直列にＭＯＳトランジスタ２３を設け、そのゲートに入力信号電圧Ｖｉｎに固定電圧を加算した電圧を印加する。ＭＯＳトランジスタ２３のゲートに印加される電圧は、入力信号ＶｉｎからＭＯＳトランジスタ２５のゲート・ソース間電圧Ｅだけ低下した電圧となる。更に、ＭＯＳトランジスタ２１のドレイン電圧は、ＭＯＳトランジスタ２３のゲート・ソース間電圧だけ高い電圧となる。従って、ＭＯＳトランジスタ２１のドレイン・ソース間電圧は、入力信号Ｖｉｎの電圧値によらず一定となるので、出力Ｖｏｕｔへの影響が防止でき、バッファ回路の線形性を改善するものである。 （もっと読む）