【課題】比較的低速で幅広いレンジを計測するとともに、比較的狭いレンジで高速かつ高分解能で計測する多チャンネル信号処理装置を得る。
【解決手段】センサ信号Ｓ１からセンサ低速信号Ｓ４を抽出するローパスフィルタ２と、センサ低速信号Ｓ４を基準信号Ｓ２として記憶する基準信号記憶器３と、センサ信号Ｓ１と基準信号Ｓ２との差動増幅信号Ｓ３を生成する差動増幅器１と、差動増幅信号Ｓ３のＡＤコンバータ１０１と、センサ低速信号Ｓ４のＡＤコンバータ１０２と、ローパスフィルタ２から基準信号記憶器３への信号路を開閉するスイッチ４と、ローパスフィルタ２からＡＤコンバータ１０２へのチャンネルを選択する選択器１０３と、選択チャンネルを決定する選択決定器２０２と、基準信号Ｓ１１と差動増幅信号Ｓ７とからセンサ物理量Ｓ９を計算する換算器２０１とを備えている。 （もっと読む）

高速で動作するためのアナログ−デジタル変換器は、マイクロコンパレータ／サンプラ、符号器、および選択器を有して実装されることができる。マイクロコンパレータは、受信機／送受信機システムのアンテナからの入力と、トランジスタ対と、リセットトランジスタと、縦続接続されたインバータと、インバータ回路と、バッファと、Ｄフリップフロップ回路とを含む。並列に設置されたマイクロコンパレータ／サンプラの数に応じて、多数のビットを生成することができる。例えば、１５個の異なるマイクロコンパレータ／サンプラからの１５個のビットを、１５ビットから４ビットへの符号器へ挿入して、４つのビットを生成することができる。
（もっと読む）

【課題】対応可能な信号伝送速度の範囲が広い受信機を提供することを目的とする。
【解決手段】並列比較型ＡＤコンバータは、第１基準信号と入力信号との電圧差を増幅する第１増幅回路と、第２基準信号と前記入力信号との電圧差を増幅する第２増幅回路と、前記第１増幅回路の第１出力電圧と、前記第２増幅回路の第２出力電圧とを抵抗分割し、前記抵抗分割された電圧値の論理値を判定する判定回路と、前記第１増幅回路及び前記第２増幅回路の増幅利得を制御する制御信号線とを有する。 （もっと読む）

【課題】本発明は、アナログ／デジタル変換回路の検査を高速かつ高精度に実施することが可能な半導体装置、及び、その検査方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置１０は、第１クロックＣＫ１で動作し、アナログデータをデジタルデータに変換して出力するＡＤＣ１１と；第２クロックＣＫ２で動作するＣＰＵ１２と；第１クロックＣＫ１または第２クロックＣＫ２の一方で動作するメモリ１３と；第１クロックＣＫ１で動作し、デジタルデータをメモリ１３に書き込むメモリ書込回路１４と；デジタルデータのライト時には第１クロックＣＫ１をメモリ１３に出力し、デジタルデータのリード時には第２クロックＣＫ２をメモリ１３に出力するセレクタ１５と；を有して成り、ＣＰＵ１２は、ＡＤＣ１１の検査時において、メモリ１３に格納されたデジタルデータを読み出して所定の演算処理を施し、その結果を装置外部に転送する。 （もっと読む）

【課題】消費電力および回路面積の増大を抑制しつつ、逐次比較によるＡ／Ｄ変換処理を高速化する。
【解決手段】比較器１２には３つのコンデンサＣ１〜Ｃ３を接続するとともに、第１、第２および第３の参照電圧をコンデンサＣ１〜Ｃ３にそれぞれ入力する３つの切り替え回路ＳＬ１〜ＳＬ３を設け、制御回路１１は、各コンデンサＣ１〜Ｃ３の浮遊容量のチャージ期間においては、３つの切り替え回路ＳＬ１〜ＳＬ３のうちの少なくとも２つの切り替え回路を選択し、その選択した切り替え回路のスイッチング素子のいずれか１つを同時にオンさせ、比較器１２による比較期間においては、コンデンサＣ１〜Ｃ３のうちのいずれか一つを一回の比較動作時に選択させ、次回の比較動作では異なるコンデンサＣ１〜Ｃ３を選択させる。 （もっと読む）

【課題】高速かつ小型のアナログデジタル変換器を提供することを課題とする。
【解決手段】複数の参照電圧を複数領域に分割し、前記分割した複数領域のうち、入力アナログ電圧が属する領域を判定するために前記入力アナログ電圧と領域境界電圧との比較を行う上位ビット比較器（１１２）と、前記複数の参照電圧と前記入力アナログ電圧との差分電圧を出力する複数のアンプ（１０３）と、前記分割された複数領域数の前記アンプの出力信号のうち、前記上位ビット比較器により判定された領域に応じて前記アンプの出力信号を選択する複数の第２のセレクタ（１０４）と、前記複数の第２のセレクタにより選択された信号のうちの２つの信号の大きさを比較して比較結果信号を出力する複数の下位ビット比較器（１０９）と、下位ビット比較器の出力信号を選択する第３のセレクタ（１１０）とを有するアナログデジタル変換器が提供される。 （もっと読む）

【課題】従来のアナログ／デジタル変換では、並列比較の精度を向上させようとすると、比較回数が多くなり、高速変換を実現することが難しいという課題があった。
【解決手段】サンプルホールド回路と、Ｄ／Ａコンバータと、コンパレータと、逐次比較レジスタと、タイミング制御回路とを具備して、冗長比較を行う逐次比較型アナログ／デジタルコンバータによって解決することができる。コンパレータは、アナログ入力電圧と、複数の比較電圧のそれぞれとを比較する並列比較を逐次行う。逐次比較レジスタは、並列比較の結果が得られると、並列比較の結果に基づいて、前回の所定のサーチ電圧範囲内において、次回の所定のサーチ電圧範囲を設定する。タイミング制御回路は、所定のタイミングで、並列比較から冗長比較への切り替えを行うための信号を生成する。 （もっと読む）

【課題】帯域を確保することができ、後段回路の面積、電力を削減でき、ひいては高精度、高速動作を実現することが可能なラッチ回路およびＡ／Ｄ変換器を提供する。
【解決手段】ラッチ回路１３０−１〜１３０−５は、複数の異なる入力差動電圧信号を差電流に変換して出力する複数の入力トランジスタ対を有し、各差電流信号の正極・負極が交互に合成されるように、上記各トランジスタＮＴ１３１〜ＮＴ１３３、ＮＴ１３４〜ＮＴ１３６の第１端子（ドレイン端）が接続され、各入力差動電圧信号の遷移部を合成して一つの折り返し差電圧信号を生成する回路を含む。 （もっと読む）

【課題】全ビット・グレイコード変換方式と同等のスパークル抑止能力を持ち、配線の錯綜およびパイプラインディレイの増大を防止したＡＤＣを実現する。
【解決手段】所定電圧ステップずつ異なる基準電圧Ｖrefを生成し、基準電圧Ｖrefとアナログの入力信号Ｖinとの電圧比較を並列に行ってアナログの入力信号の電圧レベルを検出し、所定ビットＮの上位のｎビット分の電圧レベルを符号化しグレイコードを出力する第１エンコーダ３_−８と、残りの下位ビット分の電圧レベルを符号化し出力する第２エンコーダ３_−１〜３_−７と、第１エンコーダから出力されるグレイコードをバイナリーコードに変換し、上位ｎビットＡＤＢ[5]〜ＡＤＢ[3]を生成する第１出力回路４と、第１出力回路４から生成されるディジタル信号ＡＤＢ[3]と、第２エンコーダの出力とを用いて、下位ビットＡＤＢ[2]〜ＡＤＢ[0]を生成する第２出力回路５とを有する。 （もっと読む）

【課題】クロック分配移相器を用いることなく、高いサンプルレート、幅広いビット数の要求を同時に満たすアナログ・ディジタル変換回路を低コストで提供する。
【解決手段】アナログ信号ＶＩＮを入力するＮ個（Ｎ：自然数）のｎビット（ｎ：自然数）のアナログ・ディジタル変換要素３８〜４１を、クロック分配器３７からの同一位相のクロックで動作させ、かつ、参照電圧の上限値ＶＲＴと下限値ＶＲＢとのそれぞれをあらかじめ定めたシフト電圧値ずつ電圧シフトさせて電圧発生器３６から分配することにより、コード変換器４２にて、Ｎ個の前記アナログ・ディジタル変換要素３８〜４１からのｎビットのディジタル信号（ａｏｆ，ａ２，ａ１，ａ０）〜（ｄｏｆ，ｄ２，ｄ１，ｄ０）を組み合わせて、ｎビットよりも多いビット数のディジタル信号Ｄ４〜Ｄ０にコード変換して出力する。また、ｎビットよりも増加させるビット数をｌｏｇ_２Ｎとする。 （もっと読む）

【課題】配線を等長にすることなくデータのタイミングスキューを最小にして高速動作時の有効ビットの低下を抑えた並列型アナログ・ディジタル変換器を提供する。
【解決手段】各々異なる比較電圧とアナログ信号電圧とを比較する（２^ｎ−１）個の比較器と、複数の論理ゲート及びラッチ回路から構成され（２^ｎ−１）個の比較器の出力である温度計コードを、グレイコードを介してバイナリコードヘ変換するエンコーダと、から構成されるアナログ・ディジタル変換器であり、前記エンコーダは前記比較器列に接続するｎ段のラッチ回路列を有し、各比較器と各ラッチ回路はＡＮＤゲートを介して接続し、ラッチ回路と次段のラッチ回路はＯＲゲートまたはＮＯＲゲートを介して接続し、隣接する２つの比較器の出力が１つのＡＮＤゲートに入力し、隣接する２つのラッチ回路の出力が１つのＯＲゲートまたはＸＯＲゲートに入力する順序で前記比較器列を配置した。 （もっと読む）

【課題】Ａ／Ｄ変換器のサンプリングレートと同等な速度で補正処理を可能にして、その結果装置全体の動作を高速化できるようにする。
【解決手段】入力信号をサンプリングタイミングがずれた複数のＡ／Ｄ変換器に与えるインタリーブ方式のＡ／Ｄ変換装置において、各Ａ／Ｄ変換器２２（１）〜２２（Ｎ）に対応してそれぞれ設けられ、当該Ａ／Ｄ変換器の出力値およびその出力値の間を補間するＮ−１個の補間値を推定して並列に出力する複数Ｎの推定処理部３１（１）〜３１（Ｎ）と、各推定処理部３１（１）〜３１（Ｎ）からそれぞれ並列出力される出力値および補間値に対して、複数のＡ／Ｄ変換器間に生じる誤差を補正するための補正演算を並列に行い、該演算結果を加算して、Ａ／Ｄ変換器の出力値を基準のＡ／Ｄ変換器でサンプリングしたのと等価な値に補正する複数Ｎの等化処理部３５（１）〜３５（Ｎ）とを備えている。 （もっと読む）

【課題】高速で小面積な自己補正逐次比較型Ａ／Ｄ変換器を提供する。
【解決手段】Ｊビットの第１のデジタル信号に応じた電圧を生成する容量Ｄ／Ａ変換器と、第２のデジタル信号に応じた電圧を生成する抵抗Ｄ／Ａ変換器と、抵抗Ｄ／Ａ変換器の生成する電圧を出力ノードに容量結合する容量素子と、出力ノードに現れる電圧に応じた比較結果信号を生成する比較器と、比較器からの比較結果信号に応じて、第１のデジタル信号を容量Ｄ／Ａ変換器に供給すると共に、容量Ｄ／Ａ変換器の容量誤差の補正値を示す第３のデジタル信号と、Ｋビットの第４のデジタル信号を出力する制御回路と、第３のデジタル信号と第４のデジタル信号とに基づいてＫビット以上のビット数の第２のデジタル信号を生成して抵抗Ｄ／Ａ変換器に供給するデジタル演算回路を含み、（Ｊ＋Ｋ）ビットのデジタルデータを生成する。 （もっと読む）

【課題】カウンタとラッチ（メモリ）の間でカウント値の入出力および演算が可能で、複雑な処理が可能なＡＤ変換装置、固体撮像素子、およびカメラシステムを提供する。
【解決手段】光電変換を行う複数の画素が行列状に配列された画素部１１０から行単位でデータの読み出しを行う画素信号読み出し回路（ＡＤＣ群）１５０と、を有し、ＡＤＣ群１５０は、画素の列配列に対応して配置され、読み出し信号電位と参照電圧とを比較判定し、その判定信号を出力する複数の比較器１５１と、比較器の出力により動作が制御され、対応する比較器の比較時間をカウントする複数のカウンタ１５２と、第１のＮビットメモリ２３１および第２のＮビットメモリ２３２を含むラッチ２３０と、を有し、各カウンタ１５２は、シリアル入出力機能を持つＮビットカウンタ２２０（１５２）として構成され、その出力がインバータ２４０あるいは演算器２７０を介して入力に接続されている。 （もっと読む）

【課題】シングルスロープ型のアナログデジタル変換回路は、分解能が増加するにつれ参照信号のステップ数を増大させる必要があるため、変換速度が遅くなってしまう。
【解決手段】コンパレータＣＰは、デジタル信号に変換すべきアナログ信号に対応する電圧を受ける第１入力端子と、電圧レベルが順次上昇または下降する第１参照電圧を受ける第２入力端子を有し、第１入力端子の電圧と第２入力端子の電圧とを比較する。容量Ｃは、出力側端子がコンパレータＣＰの第１入力端子に直列に接続され、入力側端子がアナログ信号Ｖｉｎを受ける。容量Ｃによりサンプリングされたアナログ信号Ｖｉｎに対応する電圧が第１入力端子に現れたのち、容量Ｃの入力側端子に、電圧レベルが順次上昇または下降する第２参照電圧が入力される。 （もっと読む）

【課題】 特性のバラツキに起因する変換精度の低下防止と回路規模の増大防止の両方を効果的に実現できるサブレンジング方式のＡ／Ｄ変換回路及び固体撮像装置を提供する。
【解決手段】 直列接続された容量素子Ｃ１〜Ｃ３と、容量素子Ｃ１の出力値と閾値電圧値Ｖｔｈを比較する電圧比較回路ＣＭＰと、容量素子Ｃ１とＣ２間のノードに被変換アナログ電圧信号Ｖｐｉｘを入力する第１入力回路と、容量素子Ｃ２とＣ３間のノードに、上位ビットの値を求める第１変換処理の実行期間中に、電圧値が単調変化する第１参照電圧を入力する第２入力回路と、容量素子Ｃ３の入力端に、第１変換処理終了後に未変換ビットの値を求める第２変換処理の実行期間中に、電圧値が単調変化する第２参照電圧を入力する第３入力回路と、第１変換処理における電圧比較回路ＣＭＰの出力変化時に、容量素子Ｃ３に第１参照電圧を保持する制御信号Ｖｃｔｌを生成する制御回路１２を備える。 （もっと読む）

【課題】高速化、高精度化、低電力化を実現するサブレンジング型ＡＤ変換器を提供する。
【解決手段】本発明の一態様に係るサブレンジング型ＡＤ変換器１は、アナログの入力信号の電位と、複数段の第１の基準電位とを比較し、入力信号における上位側デジタル信号を出力する１段目ＡＤ変換手段４と、入力信号の電位と、基準電位出力線１１より供給される複数段の第２の基準電位とを比較し、入力信号における下位側デジタル信号を出力する２段目ＡＤ変換手段１２と、１段目ＡＤ変換手段４による変換結果に応じて、基準電位出力線１１から２段目ＡＤ変換手段１２に供給される複数段の第２の基準電位を切り換える基準電位スイッチ９と、基準電位出力線１１を、２段目ＡＤ変換手段１２が動作していない期間に、入力信号の電位に基づいて予めプリチャージするためのプリチャージ手段１０とを具備する。 （もっと読む）

【課題】電圧精度を落とすことなく、入力デジタル値の遷移に応じて迅速に変換電圧を切り替えることが可能なＤ／Ａコンバータを提供する。
【解決手段】Ｄ／Ａコンバータは、分圧回路１と、Ｄ／Ａ変換部２と、充電加速制御部３と、放電加速制御部４と、電圧遷移加速部５と、充電加速停止判断部６と、放電加速停止判断部７と、充放電停止判断部８と、マイクロプロセッサ９とを備える。Ｄ／Ａ変換部２は、充電判定回路１１と、放電判定回路１２と、充放電回路１３とを有する。充電時には充電加速動作を行い、変換電圧VSWがオーバーシュートすると放電加速を行うという動作を繰り返し、放電時には放電加速動作を行い、変換電圧VSWがアンダーシュートすると充電加速を行うという動作を繰り返すため、充電時も放電時も、変換電圧VSWが収束するまでの時間を短縮できる。 （もっと読む）

【課題】従来技術に比較して消費電力を削減でき、もしくは消費電力を増やさずに処理時間を短縮することができるパイプライン型Ａ／Ｄ変換装置を提供する。
【解決手段】互いに縦続接続された複数のＡ／Ｄ変換回路部を含み、サンプルホールド信号をパイプライン形式でＡ／Ｄ変換するパイプライン型Ａ／Ｄ変換装置において、各Ａ／Ｄ変換回路部は、入力信号をデジタル信号にＡ／Ｄ変換する前置Ａ／Ｄ変換回路と、当該デジタル信号をアナログ制御信号にＤ／Ａ変換し、入力信号を、サンプリングキャパシタを用いてサンプリングし、ホールドし、増幅することによりＤ／Ａ変換する乗算型Ａ／Ｄ変換回路とを含む。プリチャージ回路は、サンプリングする前に、サンプリングキャパシタを、各Ａ／Ｄ変換回路部への入力信号に対する出力信号を示す各Ａ／Ｄ変換回路部の入出力特性に実質的に適合するデジタル入出力特性に従って、所定の出力値になるように予め充電する。 （もっと読む）

【課題】複数のアナログスイッチが所望の基準電圧を出力する動作速度を確保しつつ、そのアナログスイッチの占有面積を最小限に抑えること。
【解決手段】この発明は、入力基準電圧を複数の抵抗Ｒ１〜Ｒ（２^ｎ）で分圧し、この分圧された複数の分圧電圧のうちの１つを複数のアナログスイッチＳＷ１〜ＳＷ（２^ｎ−１）の１つで選択して所望の基準電圧として出力する。複数のアナログスイッチＳＷ１〜ＳＷ（２^ｎ−１）は、それぞれトランジスタで構成した。複数のトランジスタのサイズは、出力する基準電圧のレベルに応じてそれぞれ変更するようにした。 （もっと読む）