【課題】多チャンネルのアナログ信号の診断処理を高速に実行するアナログ信号の入力装置及びその入力診断方法を提供する。
【解決手段】アナログ信号の入力装置１０は、外部入力したアナログ信号Ａ及び発生させた基準電圧Ｅのうちいずれかを出力するマルチプレクサ２３と、マルチプレクサ２３が出力した信号をデジタル変換するＡ／Ｄ変換部２５と、マルチプレクサ２３及びＡ／Ｄ変換部２５が設けられている複数のチャンネル１２と、各々のチャンネル１２においてデジタル変換された複数の基準電圧Ｆから最悪値Ｆ_badを抽出する信号抽出部１３と、複数のチャンネル１２及び信号抽出部１３が設けられているセグメント１１と、複数のセグメント１１の各々から出力される複数の最悪値Ｆ_badを閾値Ｇと対比して各々のセグメント１１を単位にアナログ信号Ａの入力診断をする診断部１４と、を備えている。 （もっと読む）

【課題】センサからの計測信号を高速かつ正確にＡ／Ｄ変換を行うことができるデータ収集装置およびデータ収集方法、およびデータ収集装置を組み込んだ計測装置を提供する。
【解決手段】データ収集装置は、計測センサにおいて第１クロック信号に基づいて計測条件が順次周期的に切り替わることで得られる、前記計測条件に対応する計測信号が連なった一連の計測信号の入力を受け、第２クロック信号のタイミングでＡ／Ｄ変換を行い順次レジスタに重ね書きして一時記憶するＡ／Ｄ変換ユニットと、前記第１クロック信号に基づいて生成されるサンプリングパルスのタイミングで、レジスタに一時記憶した計測信号を読み出し、前記サンプリングパルスのパルス発生回数に応じて定まる格納位置に記憶するメモリと、を有する。計測装置は、例えば、計測センサとして用いるレーダと、上記データ収集装置とを含むレーダ装置である。 （もっと読む）

【課題】Ａ／Ｄコンバータの試験時間の短縮にある。
【解決手段】Ｎビット（Ｎは自然数）のＡ／Ｄコンバータ１を試験する試験装置２が提供される。電圧生成部１０は、Ａ／Ｄコンバータ１に対して、２^Ｎ階調のアナログ電圧Ｖ_ＩＮを出力する。キャプチャユニット２０は、各階調におけるＡ／Ｄコンバータ１の出力コードＤ_ＯＵＴをキャプチャする。信号処理部３０は、各階調においてキャプチャされた出力コードＤ_ＯＵＴを対応する期待値コードＥＸＰと比較し、比較結果に応じて各階調のアナログ電圧Ｖ_ＩＮの値を補正し、電圧生成部１０に補正後のアナログ電圧Ｖ_ＩＮを出力させる。 （もっと読む）

【課題】高速のAD変換器を提供する。
【解決手段】アナログ入力信号をデジタル出力信号に変換するAD変換器であって，アナログ入力信号と参照電圧とを比較して当該比較結果に応じたデジタル出力信号の各ビットを順次出力するN段の比較ユニットと，比較ユニットが出力するデジタル出力信号の各ビットに基づいて参照電圧に対応する参照電圧生成デジタル信号を順次生成する論理回路と，参照電圧生成デジタル信号に基づいて前記参照電圧を生成するDA変換器とを有する。そして，N段の比較ユニットは，それぞれ，前段からの状態制御信号の判定状態に応答してリセット状態から判定状態になる比較器と，比較器が判定状態で比較結果を出力したときに後段の比較ユニットへの状態制御信号を判定状態にする状態制御信号生成部とを有し，トリガクロックに応答して，N段の比較ユニットの比較器が上位のビットから下位のビットまで順次比較動作を行う。 （もっと読む）

【課題】安価でありながら、高分解能のアナログ信号を出力可能であるとともに、低精度変換処理と高精度変換処理との両変換処理が選択可能な高分解能デジタル・アナログ変換装置を実現する。
【解決手段】ＤＡＣ３０６は上位ビット用のＤＡＣと下位ビット用のＤＡＣとを有し、予め定めたデジタルデータが供給され、このデジタルデータから得られるアナログデータの理論値と、実際のＤＡＣ３０６から出力されたアナログデータとが比較され、補正データが作成されてメモリ３０１に格納される。メモリ３０１に格納された補正データを用いてＤＡＣ３０６からの出力データが補正される。補正方法は、高精度であるがキャリブレーションに長時間必要な全ビット方式と、全ビット方式より精度は劣るが短時間でキャリブレーションが可能な直線近似方式とがあり、必要に応じていずれかの補正方式が選択可能である。 （もっと読む）

【課題】複数のＤＡ変換器のそれぞれの積分非直線性誤差の影響を抑えて高速動作できるとともに、ＳＦＤＲを拡大させることができるＤＡ変換装置を提供する。
【解決手段】デジタル信号源２で生成されたデジタルデータ及びクロック信号がＤＡ変換装置１に入力される。ＤＡ変換装置１は、データ選択用スイッチ１１と、複数のＤＡ変換器としての第１のＤＡ変換器１２及び第２のＤＡ変換器１３と、切替手段としてのアナログ信号切替用スイッチ１４と、分周器１５とを有している。各ＤＡ変換器１２，１３の積分非直線性誤差特性の非線形歪特性は、互いに逆の特性である。第１，２のＤＡ変換器１２，１３の積分非直線性誤差特性は、第１，２のＤＡ変換器１２，１３の両方の積分非直線性誤差を平均すると、ゼロに近づくような特性である。 （もっと読む）

【課題】スタート信号とストップ信号の時間差を計測する、高分解能、省電力、省スペースの時間デジタルコンバータ（ＴＤＣ：Ｔｉｍｅ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を実現することを目的とする。
【解決手段】本発明は、時間領域で二分探索を行うｎ個のモジュールＭ_１ないしＭ_ｎを直列に接続することにより、ＴＤＣを実現する。本発明では、スタート信号とストップ信号の立ち上がり時刻の時間差ＴＤＣ_ｏｕｔを、Ｍ_１ないしＭ_ｎの出力（ｔｄｃ_１...ｔｄｃ_ｎ）から直接得ることができる。 （もっと読む）

【課題】比較的高速処理の必要な入力信号の処理の遅延を従来よりも低減する。
【解決手段】半導体装置１００において、変換部２は、第１のチャネルＣＨ０〜ＣＨ２および第２のチャネルＣＨ３〜ＣＨ５を有し、選択中のチャネルに入力された信号をＡ／Ｄ変換する。第１のチャネルに入力される信号は、第２のチャネルに入力される信号よりも高速の処理が必要とされる。変換部２は、中央処理装置１などからスキャン変換指令を受けた場合に、複数の入力チャネルＣＨ０〜ＣＨ５を所定の選択順で順次選択して連続的にＡ／Ｄ変換を行なう。この場合、変換部２は、第１のチャネルＣＨ０〜ＣＨ２に入力された信号のＡ／Ｄ変換が完了した後でありかつ全入力チャネルの入力信号のＡ／Ｄ変換が完了する前に、Ａ／Ｄ変換の完了を周辺回路ＩＰ０に通知する。 （もっと読む）

【課題】光信号を復調する際に、サンプルレートと分解能との間のトレードオフの関係を緩和させ、高いサンプルレートと高い分解能とを両立させたアナログ・デジタル変換を実現する。
【解決手段】フォールディング回路100に、入力信号光を互いに等しい光強度を有するＮ個の信号光に分配する信号光分配部110と、入力参照光を互いに異なる光強度を有するＮ個の参照光に分配する参照光分配部120と、Ｎ個の信号光とＮ個の参照光との光強度から入力信号光の光強度を量子化したＮビットの温度計コードを導出し、この温度計コードの論理を１ビットおきに反転させた反転温度計コードの各ビットの総和の出力を、入力信号光の光強度の変化に応じて折り返される折返し信号として出力する折返し信号出力部130とを備える。 （もっと読む）

【課題】アナログ出力に変換すべき１ビットディジタルデータが切り替わるときの応答性を向上させ且つリップルの抑制を図る。
【解決手段】抵抗Ｒ１１および容量Ｃ１１から構成されるＲＣローパスフィルタＦ１１を１段目とし、抵抗Ｒ１１よりも抵抗値が十分大きい抵抗Ｒ２１および容量Ｃ２１から構成されるＲＣローパスフィルタＦ２１を２段目とし、且つ抵抗Ｒ２１の両端に短絡用のスイッチＳＷ２１を設ける。１ビットディジタルデータのＤｕｔｙ比が変化したとき、スイッチＳＷ２１を閉操作して抵抗Ｒ２１、容量Ｃ２１、Ｃ２２からなる時定数τの小さなＲＣローパスフィルタを形成し、アナログ出力Ｖｏｕｔが十分セトリングした状態であり且つ１ビットディジタルデータのハイレベル区間の中間時点でスイッチＳＷ２１を開操作し、２段のＲＣローパスフィルタを形成する。 （もっと読む）

【課題】入力信号の変換範囲をより適切に設定して、入力信号の変換回数を削減することが可能な逐次比較型Ａ／Ｄ変換器を提供する。
【解決手段】逐次比較型Ａ／Ｄ変換器のＳＡＲ制御回路は、比較結果信号に応じて、第１の変換範囲内でデジタル値を第１の変換回数だけ変化させて出力する。逐次比較型Ａ／Ｄ変換器の範囲設定回路は、判定信号に応じて、サンプルホールド値が第１の変換範囲内にない場合は、前記第１の変換範囲と異なる第２の変換範囲を設定する。 （もっと読む）

【課題】画素情報の読出し速度を向上させることが可能な半導体装置および固体撮像装置を提供する。
【解決手段】カラムＡＤＣは、ＰＧＡ２２と、縦列接続された２つの巡回型ＡＤＣとを含む。ＰＧＡ２２は、画素の黒レベルおよび信号レベルの差分を増幅した信号にＶｒｅｆを加算した電位をＰＧＡ画素情報として出力する。第１ＡＤＣ２４＿１は、Ｖｒｅｆを参照電位としてサンプリングして保持するとともに、ＰＧＡ画素情報を信号電位としてサンプリングして保持し、これらの差分信号であるｉ行の画素情報に応じてデジタル値の中の上位ビットを生成すると、（ｉ＋１）行の画素情報のサンプリングを開始する。第２ＡＤＣ２４＿２は、第１ＡＤＣ２４＿１が（ｉ＋１）行の画素情報をサンプリングして保持するのと並行して、第１ＡＤＣ２４＿１によって生成された上位ビットに応じて該デジタル値の中の下位ビットを生成する。 （もっと読む）

【課題】 逐次比較ADCにおいて、サンプリング容量の電圧依存性によりA/D変換結果に歪が生じるため、分解能が制限される。
【解決手段】 A/D変換器を、容量値の等しい容量（３１、３２）を逆向きに接続したサンプリング容量部（１４）と、サンプリング電荷のA/D変換を行う逐次比較A/D変換部（１５）と、逐次比較A/D変換部の内部DAC用容量の容量ばらつきを補正するデジタル補正部（１６）と、サンプリング電荷の電圧依存性の３次以上の係数をデジタル補正するデジタル補正部（１７）とを有する構成とする。 （もっと読む）

【課題】消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【解決手段】差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。 （もっと読む）

【課題】多チャネル量子化器および量子化の方法を提供する。
【解決手段】１つの量子化器は、入力アナログ信号を受け取る複数のチャネル１０２と、各チャネル内の演算増幅器１０４と、演算増幅器に接続された比較器１０６とを有するアナログ−デジタル変換器（ＡＤＣ）１００を含む。ＡＤＣはさらに、比較器に接続され、比較器から受け取った比較器信号に基づいて出力を発生するように構成された、各チャネル内の論理回路１０８を含む。ＡＤＣはまた、複数のチャネルに接続され、時間的に変化する基準信号を供給するように構成されたランプ発生器１１６を含む。 （もっと読む）

【課題】本発明は、信号処理結果の精度を維持しつつ、信号処理の応答性を改善する。
【解決手段】信号処理装置１００は、複数の入力信号に基づいて生成される情報を、複数の入力信号からなる組と入力信号の取得順序（０〜（Ｎ−１））とに対応させて記憶するデータレジスタ部３０と、複数の入力信号に基づいた情報を生成するＡＤ変換部２０と、複数の入力信号からなる入力信号の組を示す識別情報（０〜（Ｍ−１））と、組を成す複数の入力信号の取得順序を示す順序情報（０〜（Ｎ−１））とに対応させて、入力信号に基づいて生成された情報をデータレジスタ部３０に記憶させる制御部９０と、複数の入力信号の組を成す入力信号に対応する記憶された情報に対するフィルタ処理を行うフィルタ処理部４０とを備える。 （もっと読む）

【課題】アナログ回路の特性ばらつきに影響されない高精度かつ高スループットのＡ／Ｄ変換器を実現する。
【解決手段】Ａ／Ｄ変換器は、サンプリングクロック信号に同期して、入力されたアナログ電圧を二つの信号の時間差に変換する電圧時間変換器（１）と、二つの信号の時間差をデジタル値に変換する複数の時間デジタル変換器（２）とを備え、複数の時間デジタル変換器（２）がインタリーブ動作する。 （もっと読む）

【課題】一サンプリング当たりにＡ／Ｄ変換時間を短縮すること可能なアナログディジタル変換器を提供することを目的とする。
【解決手段】Ａ／Ｄ変換ステージ１０１でのサンプル値Ｒに変換操作Ｂを施して変換結果Ｄ３を生成しこの変換結果Ｄ３にＡ／Ｄ変換ステージ１０３でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０５でのサンプル値に変換操作Ｂを施して変換結果Ｄ４を生成しこの変換結果Ｄ４にＡ／Ｄ変換ステージ１０７でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０７でのサンプル値に変換操作Ｂを施して変換結果Ｄ５を生成しこの変換結果Ｄ５にＡ／Ｄ変換ステージ１０１でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０３でのサンプル値に変換操作Ｂを施して変換結果Ｄ６を生成しこの変換結果Ｄ６にＡ／Ｄ変換ステージ１０５でサンプリング操作Ａを施す。 （もっと読む）

【課題】一サンプリング当たりにＡ／Ｄ変換時間を短縮すること可能なアナログディジタル変換器を提供することを目的とする。
【解決手段】Ａ／Ｄ変換ステージ１０１でのサンプル値Ｒに変換操作Ｂを施して変換結果Ｄ３を生成しこの変換結果Ｄ３にＡ／Ｄ変換ステージ１０３でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０５でのサンプル値に変換操作Ｂを施して変換結果Ｄ４を生成しこの変換結果Ｄ４にＡ／Ｄ変換ステージ１０７でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０７でのサンプル値に変換操作Ｂを施して変換結果Ｄ５を生成しこの変換結果Ｄ５にＡ／Ｄ変換ステージ１０１でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０３でのサンプル値に変換操作Ｂを施して変換結果Ｄ６を生成しこの変換結果Ｄ６にＡ／Ｄ変換ステージ１０５でサンプリング操作Ａを施す。 （もっと読む）

【課題】一サンプリング当たりにＡ／Ｄ変換時間を短縮すること可能なアナログディジタル変換器を提供することを目的とする。
【解決手段】Ａ／Ｄ変換ステージ１０１でのサンプル値Ｒに変換操作Ｂを施して変換結果Ｄ３を生成しこの変換結果Ｄ３にＡ／Ｄ変換ステージ１０３でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０５でのサンプル値に変換操作Ｂを施して変換結果Ｄ４を生成しこの変換結果Ｄ４にＡ／Ｄ変換ステージ１０７でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０７でのサンプル値に変換操作Ｂを施して変換結果Ｄ５を生成しこの変換結果Ｄ５にＡ／Ｄ変換ステージ１０１でサンプリング操作Ａを施す。Ａ／Ｄ変換ステージ１０３でのサンプル値に変換操作Ｂを施して変換結果Ｄ６を生成しこの変換結果Ｄ６にＡ／Ｄ変換ステージ１０５でサンプリング操作Ａを施す。 （もっと読む）