本発明は、少なくとも１つのロジック信号切換のためのマルチプレクサを有するコンフィギュレーション可能なロジック回路装置に関する。マルチプレクサは１つ以上のデータ入力および１つ以上の制御信号入力を含む。少なくとも１つのマルチプレクサ（８，１２，１３）が、回路装置の１つ以上の外部の制御信号発生要素によって、制御入力に印加されるコンフィギュレーション信号により回路動作中にランタイム可変にて構成可能であり、かつデータ入力に印加されるロジック信号を回路動作中にランタイム可変にて転送する。
（もっと読む）

プログラマブルシステムオンチップ集積回路デバイスは、プログラマブルロジックブロックと、不揮発性メモリブロックと、アナログサブシステムと、アナログ入出力回路ブロックと、デジタル入出力回路ブロックとを備えている。プログラマブル相互接続構造は、プログラマブル素子と相互接続導体を備えている。プログラマブルロジックブロックの入力及び出力、不揮発性メモリブロック、アナログ回路ブロック、アナログ入出力回路ブロック、及び前記デジタル入出力回路ブロックがプログラム可能に相互接続され得るように、プログラマブル素子の内の１つが、プログラマブルロジックブロック、不揮発性メモリブロック、アナログサブシステム、アナログ入出力回路ブロック、デジタル入出力回路ブロック、及び相互接続導体に接続される。
（もっと読む）

チャネルボンディングのための方法は、マスタトランシーバがチャネルボンディングシーケンスを受信するときに開始する。プロセスは、マスタトランシーバがチャネルボンディング要求を生成して、これとチャネルボンディング構成情報とをスレーブトランシーバに送信して継続する。プロセスは、各スレーブが、チャネルボンディングシーケンスと、チャネルボンディング要求と、チャネルボンディング構成情報とを受信して継続する。プロセスは、各スレーブがチャネルボンディング構成情報に従ってチャネルボンディング要求およびチャネルボンディングシーケンスを処理して、個々のスレーブチャネルボンディング開始情報を判断して継続する。プロセスは、マスタが、チャネルボンディング構成情報およびチャネルボンディング要求に従ってチャネルボンディングシーケンスを処理して、マスタチャネルボンディング開始情報を判断して継続する。
（もっと読む）

選択可能なスルーレートおよび共通モードアイドル状態を有する送信ラインドライバは、ラインドライバ（１８４）およびプリドライバ（１８２）の間に結合される選択可能なキャパシタのキャパシタアレイ（１８６）を含み、選択可能なキャパシタによってスルーレートが選択されてもよい。共通モードアイドル状態は、選択可能なスイッチ（２１４、２１５）（記載される実施例におけるＭＯＳＦＥＴ）を、プリドライバにバイアス電流を与えるミラーデバイス（１９８）に結合することによって与えられ、スイッチによってバイアス電流が除去されるときに、プリドライバは回路に対する電源電圧に等しい出力信号を生成する。したがって、ラインドライバの差動対（２０２、２０４）はともにバイアスをかけられてオンにされ、共通モードアイドル状態を与える。共通モードアイドル状態は論理１に対する出力信号の大きさの半分に等しい。
（もっと読む）

本発明においては、アプリケーションを実行するための回路の少なくとも一部であるオブジェクト回路を動的に再構成可能な論理回路の一部にマッピングするためのオブジェクト回路情報（２３）と、オブジェクト回路に接するインタフェース回路を論理回路にマッピングするためのインタフェース回路情報（２４）と、インタフェース回路において実現する境界条件（２６）とを含むアーキテクチャコード（２０）を使用する。
本発明のデータ処理装置は、アーキテクチャコード（２０）を取得するロードユニットと、アーキテクチャコードのオブジェクト回路情報（２３）及びインタフェース回路情報（２４）により、論理回路領域にオブジェクト回路とインタフェース回路をマッピングするマッピングユニットと、アーキテクチャコードの境界条件（２６）にしたがってインタフェース回路を制御する動作制御ユニットを有する。 （もっと読む）

クロック発生をもたらすためのシステムおよび方法が開示される。一実施例によれば、構成可能でインシステムプログラマブルな、柔軟なスキュー制御アーキテクチャを含むクロックジェネレータチップが与えられる。クロックジェネレータチップはさらにプログラム可能な入力回路、プログラム可能な出力回路を与えることができ、ＪＴＡＧバウンダリスキャンを可能にし得る。
（もっと読む）

複数の列に配列される回路を有する集積回路（ＩＣ）が開示される。ＩＣの列は、ＩＣの第１の端部から第２の端部へ延在する、同じ種類の実質的に一連の位置合せされた回路素子である。加えて、異なるタイプの回路素子を有する中央列があり得る。
（もっと読む）

データをコンパクト化しピンに割り当てる方法およびシステム。第1の状態データ・サンプルが再構成可能なエミュレーション・リソースから受信される。1組の第1の状態データ・サンプルが第1の／カレント・バッファに格納される。第1の／カレント・バッファが満杯であるかどうか、および1組の第2のサンプルを2つの部分に分割する必要があるかどうかについての判定が下される。1組の第2のサンプルは、第1の／カレント・バッファの残りのストレージスペースによって収容できる程度に第1の／カレント・バッファに格納される。1組の第2のサンプルの残りの部分は第2の／バックアップ・バッファに格納される。バッファ充填速度に関するスケジュールに基づいて、トレースチェーンがトレースピンに割り当てられる。

（もっと読む）

マスクプログラム可能なロジックデバイス（ＭＰＬＤ）に対するユーザーのロジック設計は、互換性を有するユーザープログラム可能なロジックデバイス（ＵＰＬＤ）上で設計されＭＰＬＤに移行され得る、または直接ＭＰＬＤ上で設計され得る。設計がＵＰＬＤ上でなされる場合には、目標のＭＰＬＤの制約（例えば、デバイスの間の差異）が考慮され、その結果、移行は成功する。設計が直接ＭＰＬＤ上でなされる場合には、その設計を試験のためにＵＰＬＤに移行することをユーザーが意図するときに、互換性を有するＵＰＬＤの制約が考慮される。これは、ロジック設計のＵＰＬＤとＭＰＬＤとの間で行き返りの移行が意図される場合にのみ、特徴の一致が使用され得ることを意味する。移行を助長するためにデバイスのペアの間の固定されたマッピングが生成され得る。
（もっと読む）