【課題】単一エッジを検出するリングオシレータであって、発振時にパルスを必要とせず、また極めて小さい領域に対応するように容易に製造され、且つ構成され得るものを提供する。
【解決手段】リングオシレータは、遅延パスに沿った特定の点に接続された第１の入力と、第１の出力と第２の出力とを有する第１のロジックブロック、第１のロジックブロックの第１の出力に接続されている第１の入力と、第１のロジックブロックの第２の出力に接続されている第２の入力と、遅延パスの終端に接続されている第３の入力と、遅延パスの始端に接続されている第１の出力とを有する第２のロジックブロックを備える。 （もっと読む）

【課題】電圧制御発振器から出力される発振信号の発振周波数にかかわらず電圧制御発振器の位相雑音を最適化する位相雑音最適化方法および位相雑音最適化装置を提供する。
【解決手段】電圧制御発振器の発振信号を平滑化した検出電圧値を生成する。電圧制御発振器から出力される発振信号の出力振幅と位相雑音との関係によって示される位相雑音が最適となる出力振幅に基づいて設定された基準電圧値の範囲と検出電圧値とを比較して、比較結果に応じた判定信号を出力する。判定信号に基づいて電圧制御発振器の電流源のスイッチの開／閉を制御する電流切り替え信号を生成して出力することで出力振幅が安定し、位相雑音が最適となる。 （もっと読む）

【課題】パルスの休止期間における貫通連流の値をも極小にして極限まで低消費電力化を
図ったパルス発生回路を提供する。
【解決手段】パルス発生回路を、所定段数縦続接続されたインバータ回路１０１〜１０９
と、これらインバータ回路１０１〜１０９の各段の手段によって論理反転動作を行う論理
回路１１０〜１２５を備え、論理回路１１０〜１２５の出力に応じて出力端を第１の電位
レベルＶ１か又は第２の電位レベルＶ２かに選択的に接続して出力端１３１に出力パルス
Ｐoutを得るようにし、該出力パルスＰoutの中間の基準レベルとしてＶ１〜Ｖ２を分圧回
路１１によって分圧した第３のレベルＶ３に設定するが、パルスの休止期間では、オンオ
フ制御信号生成回路１５００の制御下で開閉手段１５０をオフにして分圧回路１１への給
電を断ち貫通電流が流れないようにする。 （もっと読む）

【課題】発振信号を安定して生成することが可能な半導体集積回路およびそれを備えた電子機器を提供する。
【解決手段】半導体集積回路１０１は、発振信号を出力する発振回路１と、発振回路１から受けた発振信号を外部へ出力するか否かを切り替える切り替え回路２とを備える。 （もっと読む）

【課題】製造条件によるデバイス特性のバラツキや使用温度、電源電圧などの使用環境によるデバイス特性のバラツキがある場合でも、未然にＶＣＯ６の発振停止を防止すると共に、安定的に起動を行うことができるＰＬＬ回路を備えた半導体集積回路を提供する。
【解決手段】ＰＬＬ回路２の過渡応答時間とデバイス及び使用環境に応じたチャージポンプ４の電流値を、事前にメモリ１０に保存しておき、マイコン９からの制御信号ＩＣＰｃｔｌに基き、チャージポンプ４は、ＰＬＬ回路２起動時から発振安定時までの過渡応答期間中は、電流値をメモリ１０の設定情報に従って低減させる。 （もっと読む）

【課題】マルチプレクサやＤ型フリップフロップ回路等による伝送遅延を回避しつつ、パルス幅が所定幅を下回らないようにすることができるパルス信号生成装置を提供する。
【解決手段】所定のクロック信号が伝達され、該クロックに応じてパルスレベルと非パルスレベルを切り替えることによりパルス信号を生成するパルス信号生成部を備えたパルス信号生成装置において、前記パルス信号がパルスレベルとなっている間であって、該信号のパルス幅が所定幅に達するまでは、前記伝達を遮断して前記切り替えが生じないようにしたパルス信号生成装置とする。 （もっと読む）

【課題】論理回路の動作の遷移時間程度に細いパルスを発生しようとするときに論理回路が誤動作し細いスパイク状のノイズが発生することを排除し、安定で誤動作のない短パルスの発生回路を実現させる。
【解決手段】縦続接続されたＭ段（Ｍは正の偶数）の遅延回路と、前記遅延回路のｉ（ｉは１≦ｉ≦Ｍの偶数）段目の出力Ｄ_iおよび前記遅延回路のｉ−１段目の出力の否定論理ＸＤ_i-1の論理積をとる論理積回路と、前記論理積回路出力の論理和を取る論理和回路と前記遅延回路の初段目の出力Ｄ₁の否定論理ＸＤ₁および前記遅延回路の最終段目の出力Ｄ_Mの論理積ＸＤ₁Ｄ_Mが偽の間の所定のタイミングに信号を出力する論理回路と前記論理回路出力が真のとき前記論理積回路または前記論理和回路の少なくとも一方を非活性にする手段とを備えて構成する。 （もっと読む）

【課題】論理回路の動作の遷移時間程度に細いパルスを発生しようとすると論理回路が誤動作し細いスパイク状のノイズが発生するが、このようなノイズ発生の影響を排除する新たなパルス発生回路および該回路を使ったＵＷＢ通信システムによって、安定で誤動作のない短パルスの発生回路とＵＷＢ通信を実現させる。
【解決手段】縦続接続されたＮ段（Ｎは正の整数）の遅延回路と、前記遅延回路の各段の出力の積をとる乗算回路とで構成する。 （もっと読む）

【課題】回路の構成を複雑にすることなく、制御電圧と発振周波数とを逆比例または正比例させることができる電圧制御発振器および電圧制御発振方法を提供する。
【解決手段】電圧制御発振器２１は、ＲＳフリップフロップ２２を構成するＮＯＲゲート２３とオペアンプ３３、抵抗２９およびキャパシタ３１からなるミラー積分回路２４とを備えたものにおいて、ＮＯＲゲート２３の出力路とミラー積分回路２４に含まれるオペアンプ３３の反転端子との間に、スイッチの役割をするダイオード２５を設け、ミラー積分回路２４に含まれるキャパシタ３１を充電した後、放電することで、ＲＳフリップフロップ２２をセットまたはリセットし、発振動作を継続し、前記発振周波数を変更する。 （もっと読む）

【課題】第１の制御クロックに基づいて第１の制御を行う第１の制御部と、第２の制御クロックに基づいて第２の制御を行う第２の制御部とを有する半導体装置に関し、チップサイズの小型化が可能な半導体装置を提供することを目的とする。
【解決手段】本発明は、第１の制御クロックに基づいて第１の制御を行う第１の制御部と、第２の制御クロックに基づいて第２の制御を行う第２の制御部とを有する半導体装置であって、第１のクロックを生成する第１のクロック生成部と、第２のクロックを生成する第２のクロック生成部と、第１のクロック又は前記第２のクロックのいずれかを選択し、出力する選択部と、クロック選択部で選択されたクロックから第１の制御クロックを生成し、第１の制御部に供給するとともに、クロック選択部で選択されたクロックから第２の制御クロックを生成し、第２の制御部に供給する制御クロック生成部とを有することを特徴とする。 （もっと読む）

【課題】マイクロプロセッサ或いはオンチップ・システムなどの集積回路装置において受験信号のデューティー・サイクルを測定するメカニズムを提供する。
【解決手段】該メカニズムは、該デューティー・サイクルに比例する、ありふれた研究室装置或いは製造装置を用いて測定され得る周波数を生成する。該メカニズムは、必要な面積が非常に僅かで、使用されていないときには給電を止めることのできる標準的な相補型金属酸化膜半導体プロセスで簡単な回路を用いて具体化され得る。該メカニズムは、例えば、ロー・パス・フィルタと、校正基準電圧信号を供給するための分周器と、ＶＦ変換器と、周波数信号出力を、該信号の周波数が所定範囲内にあるように割るための分周器と、出力ドライバと出力パッドとを含み得る。該周波数出力信号から、オフチップ装置を用いて受験信号のデューティー・サイクルを計算することができる。 （もっと読む）

【課題】 安定したプラス、マイナスのパルス電圧を効率よく発生させること。
【解決手段】 パルス発生装置１０Ｂは、スイッチ回路２２と、整流選択回路２４と、検出回路１８１と、発振器（ＯＳＣ）３２と、パルス幅変調器（ＰＷＭ）３６と、制御回路３４とを備えている。発振器３２から発生されたクロック信号は、パルス幅変調器３４と制御回路３４とに供給される。パルス幅変調器２４は、クロック信号に同期して、パルス幅変調信号（ＰＷＭ信号）を発生して、スイッチ回路２２のオン／オフを制御する。パルス発生装置１０Ｂは、パルス幅変調器２４を用いて入力電圧を制御し、整流選択回路２４を用いて、安定したプラス、マイナスのパルス電圧を発生している。 （もっと読む）

【課題】温度が変化する環境下において、ＣＲ発振回路の発振出力に基づいて行われる所定の処理時間が一定となるように補正する構成を、より簡単に実現するマイクロコンピュータを提供する。
【解決手段】マイクロコンピュータのＥＥＰＲＯＭに、温度により変動するＣＲ発振回路の発振出力特性に基づき、通信回路により管理される１フレームのデータ送信時間を一定とするための通信レートＣＭＲを決定するデータを記憶しておく。ＣＰＵは、温度検出回路によって検出される温度（ステップＳ２）に応じてＥＥＰＲＯＭに記憶されているデータを読み出し（ステップＳ３）、決定した通信レートＣＭＲ（ステップＳ４）を通信回路に設定する（ステップＳ５）。 （もっと読む）

【課題】高機能化、多機能化及び付加価値化を実現した半導体装置の提供を課題とする。
【解決手段】基板上に、正確な周波数の信号を出力する回路（フェーズ・ロックド・ループ回路、ＰＬＬ回路）を設けた半導体装置を提供する。ＰＬＬ回路は、供給される信号を基に、一定の倍率の周波数の信号を出力する回路である。ＰＬＬ回路は、位相比較器、ループフィルタ、電圧制御発振器及び分周器を含む。基板上にＰＬＬ回路を設けることにより、高機能化、多機能化及び高付加価値化を実現することができる。 （もっと読む）

【課題】電源電圧によってパルス幅を可変することができるパルス発生器及びそれを用いてセンス増幅器を提供する。
【解決手段】基準電流発生部は基準電圧とブロックイネイブル信号とに応じて基準電流を発生する。充電部は入力信号に従って前記基準電流をミラーリングした第１ミラーリング電流を充電して第１出力信号を発生する。放電部は前記第１出力信号と前記基準電圧とに従って前記基準電流をミラーリングした第２ミラーリング電流を放電して第２出力信号を発生する。ロジック部は前記入力信号と前記第２出力信号とに応じて電源電圧に実質的に比例するパルスを有する第３出力信号を発生する。 （もっと読む）

【課題】 圧電発振回路と、この回路から出力されるクロック信号の分配回路とをパッケージに搭載した差動出力圧電発振器およびこの発振器を搭載した電子機器を提供する。
【解決手段】 差動出力圧電発振器１０は、圧電発振回路と、前記圧電発振回路から出力される信号に基づいて差動信号を出力するバッファと、前記バッファに接続し、前記差動信号を伝送する一対の伝送線路２４と、前記各伝送線路２４上に電気的に接続し、いずれか一方の前記伝送線路を跨いで前記伝送線路２４の側方に前記差動信号を引出す受動素子２８と、前記受動素子２８に接続し、前記受動素子２８を介して引出された差動信号を伝送する分配伝送線路２６とを備えた構成である。 （もっと読む）

【解決手段】被テストデバイスに電流パルスを供給するためのパルス電流発生回路は、被テストデバイスに電流を印加するための電流源と、被テストデバイスから電流を分流させるための制御された電流分流器とを備える。また、制御された電流分流器が開放され、被テストデバイスに再び電流が流れるときに、被テストデバイスに昇圧電流を供給することによって、被テストデバイスに付随する寄生キャパシタンスの再充電を促進するための昇圧回路も装備される。 （もっと読む）

【課題】半導体集積回路の動作速度を保証すると共に、ダイナミック回路の動作時のピーク電流が単一時間に集約されることを防ぎ、ＥＭＩを抑制することを目的とする。
【解決手段】トランジスタ駆動能力測定回路３３３によりプロセスのばらつきによるトランジスタの駆動能力を測定し、クロックパルス変更回路４４４にて測定結果に基づいてクロックパルスの立ち上がりおよび立ち下りのタイミングを変更することにより、最適なタイミングでダイナミック回路２５１を動作させることができ、半導体集積回路の動作速度の保証を行うことができる。 （もっと読む）