【課題】内部電源と入出力セル電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置及びそれを用いた電子機器を提供する。
【解決手段】内部回路用駆動電源に基づいて生成される第１の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第２の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備える。 （もっと読む）

【課題】簡易な構成によりスイッチ切替時間のさらなる高速化を図る。
【解決手段】外部から供給される外部制御信号に応じて、高周波スイッチ回路１０１のＦＥＴ１，２のオン、オフ状態を制御する駆動制御信号を出力する論理制御回路１０４と、ＦＥＴ１，２が論理制御回路１０４によりオフ状態からオン状態とされる際にパルス電圧を出力する切替加速回路１０２，１０３とは、それぞれの出力信号が共にＦＥＴ１，２の駆動制御信号として、それぞれへ印加可能に設けられ、論理制御回路１０４は、定常状態においてＦＥＴ１，２をオン状態とする電源電圧とほぼ等しい駆動制御信号を出力するよう構成され、切替加速回路１０２，１０３は、ピークが電源電圧を超えるパルス電圧を出力する一方、そのパルス電圧が論理制御回路１０４の出力信号の電圧レベルを下回った際には、その出力が遮断されるよう構成されたものとなっている。 （もっと読む）

【課題】高周波信号の伝送経路におけるインピーダンス変動の変動を抑え、高周波信号の挿入損失を向上させることができるスイッチ回路を提供すること
【解決手段】本発明にかかるスイッチ回路１０は、入力端子１１と出力端子１２との間において信号を伝達する第１の伝送路上に設けられたＦＥＴ１４と、入力端子１３と出力端子１２との間において信号を伝達する第２の伝送路上に設けられたＦＥＴ１５と、入力端子１３とＦＥＴ１５との間に一端が第２の伝送路と接続され、他端がオープンスタブ１７である第３の伝送路と、第３の伝送路上に設けられたＦＥＴ１６と、を備え、第１の伝送路上を信号が伝達される場合、ＦＥＴ１４及びＦＥＴ１６がオン状態となり、ＦＥＴ１５がオフ状態となるように制御されるものである。 （もっと読む）

【課題】 出力端子から出力される電圧値に応じて複数種の中から選択される耐圧に設定される集積回路装置等の提供すること。
【解決手段】 第１の耐圧を有する第１の出力トランジスター構造Ｔｒ＿Ｍ１，Ｔｒ＿Ｍ２と、第１の耐圧よりも高い第２の耐圧を有する第２の出力トランジスター構造Ｔｒ＿Ｈ１，Ｔｒ＿Ｈ２とが形成された半導体基板に、マスクを変えて配線して所定の耐圧に設定される集積回路装置である。配線により第１の耐圧が選択されると、第１，第２の出力トランジスター構造の双方が出力端子ＯＵＴと接続され、第２の出力トランジスター構造は、ダイオード接続されて静電気保護素子Ｄ１，Ｄ２を形成する。配線により第２の耐圧が選択されると、第１の出力トランジスター構造は出力端子ＯＵＴに非接続とされ、第２の出力トランジスター構造が出力端子ＯＵＴと接続される第２耐圧出力段トランジスターを形成する。 （もっと読む）

【課題】クロスバー回路のコンフリクトを解決する。
【解決手段】クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。アービトレーション回路は、適応型優先順位スキームを適用するために、同じデータ出力経路と関連する他のクロスバーセルのアービトレーション回路と組み合わせて動作して、該複数のビット線上の電圧を選択的に修正するように動作可能である。同じデータ出力経路に複数の伝送要求がある場合、同じデータ出力経路と関連する唯一のクロスバーセルの構成記憶回路は、第１の値にプログラムされるルーティング値を有し、適応型優先順位スキームに従い複数の伝送要求間のコンフリクトを解決する。さらに、各クロスバーセルは優先順位記憶回路を備える。 （もっと読む）

【課題】同時に２組以上の経路切替用ＦＥＴ段を導通状態にすることが可能な高機能な高周波スイッチ回路を電源端子の追加無しで小型化かつ低消費電力で実現する。
【解決手段】ダイオードスイッチロジック回路１００は、共通入出力端子１０１と個別入出力端子１０２〜１０４それぞれとの間の経路のうち少なくとも１つを導通させ且つ制御端子１０５〜１０７の各制御電圧を、経路切替用ＦＥＴ段１０８〜１１０それぞれのゲートに印加させるとともに、制御端子１０５〜１０７の各制御電圧の論理合成電圧を、シャント用ＦＥＴ段１１１〜１１３のゲートに印加させ、かつ、論理合成電圧は、１組のシャント用ＦＥＴ段に印加される制御電圧の否定と、残りの組のシャント用ＦＥＴ段それぞれに印加される制御電圧の論理和と、の論理積で生成されるように構成されている。 （もっと読む）

【課題】最小限の突入電流の発生にとどめることを課題としている。
【解決手段】
本発明は、誘導負荷、特に発電機（１２）の巻き線（１３）を所定の交流中間電圧に接続するための方法に関し、誘導負荷は、ブレーカー（１７）を用いて中間電圧に接続されている。突入電流を減少させるために、中間電圧が所定の位相にある場合に、接続がなされるように調節される。 （もっと読む）

【課題】小型化と高いアイソレーションを実現可能な半導体装置を提供する。
【解決手段】装置本体２は、半導体素子搭載部３と、第１の導電体４及び第２の導電体５を有する。第１の導電体４及び第２の導電体５は、半導体素子搭載部３の周囲に互いに近接して設けられている。半導体素子は、半導体素子搭載部に配設される。半導体素子は、第１のスルースイッチＦＥＴ１と、第１のシャントスイッチＦＥＴ１と、第２のスルースイッチＦＥＴ２と、第２のシャントスイッチＦＥＴ２と、を有する。第１のスルースイッチＦＥＴ１は、共通端子ＡＮＴと第１の高周波端子ＲＦ１との間に接続される。第１のシャントスイッチＦＥＴ１は、第１の高周波端子ＲＦ１に接続される。第２のスルースイッチＦＥＴ２は、共通端子ＡＮＴと第２の高周波端子ＲＦ２との間に接続される。第２のシャントスイッチＦＥＴ２は、一端が第２の高周波端子ＲＦ２に接続される。 （もっと読む）

【課題】容量性負荷である表示パネルを高い効率で駆動するため、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することが可能な容量性負荷駆動装置を提供すること。
【解決手段】容量性負荷駆動装置は、負荷容量（Ｃｐ）を有する表示パネル（２０）と、表示パネルに電力を供給する電力供給源（Ｉｎ）と、表示パネルに電力供給源からの電力の供給／遮断を行うスイッチング部（Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ）と、飽和可能な磁心を持つ可飽和インダクタ（ＬｓＸ）とを有し、表示パネルに電力を供給するとき、表示パネルと、電力供給源と、スイッチング部と、可飽和インダクタとを、電気的に接続状態とするよう構成されている。 （もっと読む）

可変制御電圧を用いた、改善された信頼性及び性能を有するスイッチが説明される。典型的な設計において、装置は、スイッチ、ピーク電圧検出器、及び制御電圧生成器を含む。スイッチは、スタックされたトランジスタを用いて実装されうる。ピーク電圧検出器は、スイッチへ提供された入力信号のピーク電圧を検出する。典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオフにするための可変制御電圧を生成する。別の典型的な設計において、制御電圧生成器は、検出されたピーク電圧に基づいて、スイッチをオンにするための可変制御電圧を生成する。また別の典型的な設計において、制御電圧生成器は、ピーク電圧が高閾値を上回った場合、スイッチをオンにして入力信号を減衰させるための制御電圧を生成する。
（もっと読む）

【課題】トランジスタの劣化を抑制する。
【解決手段】第１薄膜トランジスタ乃至第１１トランジスタで構成される複数のパルス出力回路を構成し、各トランジスタを制御する複数のクロック信号、前段のパルス出力回路より入力される前段信号、後段のパルス出力回路より入力される後段信号、及びリセット信号に基づいて動作させる。そして当該薄膜トランジスタのチャネル領域となる半導体層を微結晶半導体で構成する。そして、薄膜トランジスタの特性劣化の程度を小さくできる。 （もっと読む）

【課題】プルアップ／プルダウン回路にて消費される電流の量を低減することによって、発熱量の低減及び電源の必要能力の低減等を実現することができるスイッチ状態検出装置、及び電位接続回路を提供する。
【解決手段】プルアップ回路（電位接続回路）２０に電源電位への接続／遮断を行う複数の接続部２１、２２を設け、第１の接続部２１が抵抗Ｒ１、Ｒ２を介してスイッチ５１、５２を電源電位に接続すると共に、第２の接続部２２が抵抗Ｒ３、Ｒ４を介してスイッチ５３、５４を電源電位に接続する。接続信号出力部２３は、異なるタイミング及び／又は異なる周期で接続を行わせる複数の接続信号を生成して各接続部２１、２２へ出力する。これによりプルアップ回路２０は、スイッチ５１、５２とスイッチ５３、５４とを異なるタイミング及び／又は異なる周期でプルアップする。 （もっと読む）

【課題】スイッチのオン／オフ状態の検出精度を低下させることなく、処理回路を低電力動作状態へ移行させることができ、消費電力を低減することができる処理装置を提供する。
【解決手段】４つのスイッチ５１〜５４をプルアップ回路２０によりプルアップするタイミングの制御を行うタイミング制御回路３０を設ける。タイミング制御回路３０は、ＣＰＵ１０がスリープモードの場合、ＣＰＵ１０からの接続信号より短い周期の接続信号を生成し、プルアップ回路２０へ出力する。またＣＰＵ１０がスリープモードの場合、パラレル／シリアル変換回路４０がスイッチ５１〜５４の状態変化を検出し、割り込みによりＣＰＵ１０へ状態変化を通知する。通知を受けたＣＰＵ１０は、スリープモードから通常モードへ移行し、スイッチ５１〜５４の状態に応じた演算処理を開始する。 （もっと読む）

【課題】外部配線と複数の論理セルを含む論理セル群とを相互に接続する相互接続構造、および相互接続構造を有する論理回路装置に関し、論理のファンクション表現の柔軟性を低下させることなく配線リソースのオーバヘッドを低減させることを目的とする。
【解決手段】論理回路装置における相互接続部１が、外部配線と論理セル群２の入力線と相互接続関係を規定する接続規定手段を有し、論理セル群の複数の論理セルの中で対象となるファンクションを考慮して、論理のファンクション表現に関する柔軟性を保ちつつ、相互接続部の入力線の数が相互接続部の出力線の数より少ない構成、および、接続規定手段により規定される組み合わせ数が相互接続部の入出力の全ての組み合わせ数より少ない構成の少なくとも一方が実現されるように構成される。複数の論理回路装置のクラスタ化により形成されるクラスタ構造を有する論理回路装置も提供される。 （もっと読む）

【課題】従来のスイッチング回路は、安定動作のために端子を増加しなければならなかった。
【解決手段】本発明は、高周波信号を伝達する第１の伝達経路及び第２の伝達経路と、前記第２の伝達経路で高周波信号が伝達される場合、前記第１の伝達経路と第２の伝達経路との共通ノードと前記第１の伝達経路を電気的に遮断する第１のトランジスタと、前記第１の伝達経路で高周波信号が伝達される場合、前記共通ノードと前記第２の伝達経路を電気的に遮断する第２のトランジスタと、前記第１の伝達経路と第２の伝達経路のどちらかで高周波信号が伝達される場合、ハイレベルの制御電圧を入力する第１の制御電圧入力端子と、前記ハイレベルの制御電圧に応じた電圧を前記共通ノードに供給する第１の電圧供給経路と、を有するスイッチング回路である。 （もっと読む）

負荷（１０４）に給電を行うための負荷電圧を供給するドライバ回路（１００）であって、前記負荷（１０４）はとりわけ車両の負荷であり、当該ドライバ回路（１００）は、給電電圧を供給するための給電電圧源（Ｕ_Ｂ）と、電気エネルギーを一時蓄積するために一時蓄積ユニット（１０１）とを有し、前記一時蓄積ユニット（１０１）は、前記電気エネルギーを供給するための給電電圧源に接続されており、当該ドライバ回路（１００）はさらに、前記給電電圧が電圧降下した場合に前記負荷（１０４）に前記負荷電圧が供給されるように、前記一時蓄積ユニット（１０１）によって必要に応じて前記電気エネルギーが供給されるドライバユニット（１０５）を有することを特徴とする、ドライバ回路（１００）。
（もっと読む）

【課題】チップサイズを増大させることなく相互変調歪を低減可能な高周波スイッチ回路を提供する。
【解決手段】本発明の高周波スイッチ回路は、アンテナ端子ＡＮＴと、各高周波端子ＲＦ１〜ＲＦ６のそれぞれとの間に直列にｎ段（ｎは自然数）接続され、ＳＯＩ構造に形成されたスルーＦＥＴＴ｛ｉ，ｊ｝と、スルーＦＥＴＴ｛ｉ，ｊ｝のそれぞれのゲートに接続された高周波漏洩防止抵抗ＲＴ｛ｉ，ｊ｝と、同じ高周波端子に接続されたＮ段のスルーＦＥＴのゲートに共通に接続された制御信号線Ｃｏｎ１ａ、Ｃｏｎ２ａと、制御信号線Ｃｏｎ１ａ、Ｃｏｎ２ａのそれぞれに高周波漏洩防止抵抗ＲＴ｛ｉ，ｊ｝とは別に直列に挿入された抵抗Ｒ１、Ｒ２と、を備え、抵抗Ｒ１、Ｒ２におけるスルーＦＥＴＴ｛ｉ，ｊ｝側の端子間が容量性結合している。 （もっと読む）

【課題】１入力多出力スイッチおよび多入力１出力スイッチとして、広帯域化ならびに小型化・低コスト化が可能な多端子半導体スイッチを提供する。
【解決手段】第１の端子と、ｎ個(ｎ:２以上の正整数、図１の場合ｎ＝４)の第２の端子およびｍ個(ｍ:２以上の正整数、図１の場合ｍ＝４)の第３の端子との間の切替制御を行うＳＰ（ｎ＋ｍ）Ｔスイッチとして、第１の端子と配線２０_１により共通端子を接続したＳＰＤＴスイッチ８の各個別端子からの配線２０_２、２０_３をそれぞれｎ分岐、ｍ分岐した配線２１_１〜２１_４、配線２１_５〜２１_８に、それぞれ、ｎ個のＦＥＴ４２_１〜４２_４、ｍ個のＦＥＴ４２_５〜４２_８のソースまたはドレインを接続し、それらのＦＥＴのドレインまたはソースを、それぞれ、第２、第３の端子に接続するとともに、配線２１_１〜２１_４および配線２１_５〜２１_８を、それぞれ、直線で形成し、かつ、それぞれの長さを互いに等しくする。 （もっと読む）

【課題】安価なマイコンを用いて複数のスイッチのＯＮ／ＯＦＦの状態を検出する。
【解決手段】スイッチ入力回路１は、マイコン２に設けられるアナログ入力ポートに接続されるスイッチ入力回路であって、アクチュエータの状態に応じてＯＮ／ＯＦＦが切り替わるスイッチＳＷ１及びスイッチＳＷ２を含み、当該スイッチＳＷ１及びスイッチＳＷ２のＯＮ／ＯＦＦの組み合わせに応じて、抵抗値が変化するスイッチ回路１０と、一端が基準電圧Ｖｃｃに接続され、且つ、他端がスイッチ回路１０に接続される抵抗Ｒ２０とを備える。 （もっと読む）

【課題】短時間で出力電位が昇圧規定電位に達し、小さいリップル幅を有するチャージポンプ回路を提供する。
【解決手段】チャージポンプ回路１は、制御部１０と発振回路２０と昇圧部３０とを具備する。発振回路２０は、予め定められた一定周期のパルス信号を出力する。昇圧部３０は、電位を昇圧するｎ（ｎ≧１）個の昇圧回路を備え、発振回路２０から出力されるパルス信号に応じて第１の電荷量を出力する。制御部１０は、昇圧部３０から出力される電位と、予め定められた規定電位とを比較し、昇圧部３０から出力される電位が一旦規定電位より大きくなると、昇圧部３０に第１の電荷量より少ない電荷量を出力させる。 （もっと読む）