容量性負荷の駆動装置、及びその駆動装置を搭載するプラズマディスプレイ装置
【課題】容量性負荷である表示パネルを高い効率で駆動するため、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することが可能な容量性負荷駆動装置を提供すること。
【解決手段】容量性負荷駆動装置は、負荷容量（Ｃｐ）を有する表示パネル（２０）と、表示パネルに電力を供給する電力供給源（Ｉｎ）と、表示パネルに電力供給源からの電力の供給／遮断を行うスイッチング部（Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ）と、飽和可能な磁心を持つ可飽和インダクタ（ＬｓＸ）とを有し、表示パネルに電力を供給するとき、表示パネルと、電力供給源と、スイッチング部と、可飽和インダクタとを、電気的に接続状態とするよう構成されている。
【解決手段】容量性負荷駆動装置は、負荷容量（Ｃｐ）を有する表示パネル（２０）と、表示パネルに電力を供給する電力供給源（Ｉｎ）と、表示パネルに電力供給源からの電力の供給／遮断を行うスイッチング部（Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ）と、飽和可能な磁心を持つ可飽和インダクタ（ＬｓＸ）とを有し、表示パネルに電力を供給するとき、表示パネルと、電力供給源と、スイッチング部と、可飽和インダクタとを、電気的に接続状態とするよう構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷（例えば、プラズマディスプレイパネル）に対する駆動信号としてのパルス電圧を印加するための駆動装置及びその駆動装置を搭載したプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、気体放電に伴う発光現象を利用した表示装置であり、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。
プラズマディスプレイ装置の表示部分、すなわち、表示パネルであるプラズマディスプレイパネル（以下、ＰＤＰと略称する）は、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範囲に使用されている。
【０００３】
ＡＣ型ＰＤＰは例えば三電極面放電型構造を有している。その構造は、ＰＤＰの背面基板上にアドレス電極（データ電極）がＰＤＰの縦方向に平行に配置されており、ＰＤＰの前面基板下に維持電極と走査電極とが交互に、かつＰＤＰの横方向に平行に配置されている。アドレス電極と走査電極とは一般に、一本ずつ個別に電位を変化させ得る構造を有する。
互いに隣り合う維持電極と走査電極との対である表示電極対、及びアドレス電極との交差点には放電セルが設置される。放電セルの表面には、誘電体で構成された誘電体層、電極と誘電体層とを保護するための保護層、蛍光体を含む蛍光層が設けられている。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対してパルス電圧が印加されるとき、放電セル中では放電が生じる。その放電により、ガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、光が生成される。こうして、放電セルは発光する。
【０００４】
プラズマディスプレイ装置によるテレビ画像の表示方式としては一般に、サブフィールド方式が採用される。サブフィールド方式では、一フィールドが複数のサブフィールドに分けられる。サブフィールドは初期化期間とアドレス期間と放電維持期間とを含む。
初期期間では、初期化パルス電圧が維持電極と走査電極に対して印加されて、全ての放電セルの表面から壁電荷が整えられる。
【０００５】
アドレス期間では、走査パルス電圧が走査電極に対して順次印加される。走査パルス電圧の印加と同時に、信号パルス電圧がアドレス電極に対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点の位置にある放電セルにおいて放電が生じる。その放電により当該放電セルの表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。維持電極と走査電極との間の電圧が極性を反転させるごとに、アドレス期間中に壁電荷が蓄積された放電セルでは、ガス放電と壁電荷の蓄積とが繰り返される。従って、その放電セルでは蛍光体の発光が持続する。放電維持期間の長さは一般にサブフィールドごとに異なるため、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
【０００６】
走査パルス電圧、信号パルス電圧、及び放電維持パルス電圧はそれぞれ、個別のパルス生成部により生成される。特に、アドレス電極に印加される信号パルス電圧については、映像信号に基づいて、例えば印加すべきアドレス電極及びサブフィールドが決定される。その結果、映像信号に対応する映像がＰＤＰ上に再現される。
【０００７】
ＡＣ型ＰＤＰでは放電セルの発光が壁電荷の蓄積を必要とする。このようにＰＤＰは一般に容量性負荷である。また、ＰＤＰにおいては、三電極面放電型構造であるため、多数の電極がＰＤＰ内を縦横に設けられており、かつ互いに近接して配置されている。従って、ＰＤＰは大きな浮遊容量を有している。特に、維持電極と走査電極との間は、大きな浮遊容量（以下、パネル容量という）を持っている。ＰＤＰの維持電極と走査電極とに対して維持パルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗において電力が消費される。その消費電力はＰＤＰの発光には寄与せず、すなわち無効電力である。ＰＤＰのサイズが大きいほど、維持電極及び走査電極が長く、かつ多いため、パネル容量が大きくなる。それため、ＰＤＰの大画面化と省電力化との両立には前記の無効電力の低減が必要不可欠な重要な課題である。
【０００８】
前記の無効電力の削減を目的とするＰＤＰ駆動装置としては、従来、例えば以下のような電力回収回路を含むものが知られる（特許文献１参照）。電力回収回路は、以下に説明する通り、ＰＤＰに対してパルス電圧が印加されるとき、パネル容量の充放電に要する電力を回収する。更に、その回収された電力を別のパルス電圧の印加時、パネル容量の充放電に再利用する。それにより、ＰＤＰの駆動時の損失を低減させるものである。
【０００９】
図１３は、前述したＰＤＰ駆動装置１１０とＰＤＰ２０の等価回路図である。このＰＤＰ駆動装置１１０は、二つの相似なパルス生成部１０１Ｘ，１０１Ｙと、二つの相似な電力回収部１０２Ｘ，１０２Ｙと、を有する。
パルス生成部１０１Ｘ，１０１Ｙは例えばフルブリッジ型インバータを構成する。すなわち、四つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙを含む。主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは、例えばｎチャネル型ＭＯＳＦＥＴである。パルス生成部１０１Ｘ，１０１Ｙの共通の入力端子Ｉｎ（以下、入力端子Ｉｎを電源端子と呼ぶ）に対しては直流電圧Ｖｓが印加される。パルス生成部１０１Ｘ，１０１Ｙの各出力端子Ｊ１Ｘ，Ｊ１Ｙはそれぞれ、ＰＤＰ２０の維持電極Ｘと走査電極Ｙとに接続される。図１３において、ＰＤＰ２０の等価回路はパネル容量Ｃｐでのみ表され、放電セルでの放電時にＰＤＰ２０を流れる電流の経路は省略されている。
【００１０】
第１の電力回収部１０２Ｘは、第１の回収コンデンサＣＸ、第１のハイサイド回収スイッチ素子Ｑ３Ｘ、第１のローサイド回収スイッチ素子Ｑ４Ｘ、第１のハイサイドダイオードＤ１Ｘ、第１のローサイドダイオードＤ２Ｘ、及び第１の回収インダクタＬＸを含む。二つの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘは、例えばｎチャネル型ＭＯＳＦＥＴである。第１のハイサイド回収スイッチ素子Ｑ３Ｘのソースは、第１のハイサイドダイオードＤ１Ｘのアノードへ接続される。第１のハイサイドダイオードＤ１Ｘのカソードは、第１のローサイドダイオードＤ２Ｘのアノードへ接続される。第１のローサイドダイオードＤ２Ｘのカソードは、第１のローサイド回収スイッチ素子Ｑ４Ｘのドレインへ接続される。第１の回収コンデンサＣＸの一端は接地され、他端は第１のハイサイド回収スイッチ素子Ｑ３Ｘのドレインと第１のローサイド回収スイッチ素子Ｑ４Ｘのソースとに接続される。第１の回収インダクタＬＸの一端は第１のパルス生成部１０１Ｘの出力端子Ｊ１Ｘに接続され、他端は第１のハイサイドダイオードＤ１Ｘと第１のローサイドダイオードＤ２Ｘとの間の接続点Ｊ２Ｘに接続される。
第２の電力回収部１０２Ｙの回路構成は、第２の回収インダクタＬＹの一端が第２のパルス生成部１０１Ｙの出力端子Ｊ１Ｙへ接続される点を除き、第１の電力回収部１０２Ｘの回路構成と全く同様である。
【００１１】
回収コンデンサＣＸ，ＣＹそれぞれの容量は、ＰＤＰ２０のパネル容量Ｃｐより十分に大きい値に設定されている。回収コンデンサＣＸ，ＣＹのそれぞれの両端電圧は直流電圧Ｖｓの半値Ｖｓ／２と実質的に等しく維持されている。
【００１２】
パルス生成部１０１Ｘ，１０１Ｙでは、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙとの対、及び第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙとの対が交互にオンオフ動作する。それにより、パネル容量Ｃｐに対する印加電圧（Ｖｐ）の極性が周期的に反転する。すなわち、周期的に交流であるパルス電圧Ｖｐがパネル容量Ｃｐに対して印加される。
パルス電圧Ｖｐの立ち上がりと立ち下がりとではパネル容量Ｃｐが充放電されている。電力回収部１０２Ｘ，１０２Ｙの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙは、パルス電圧Ｖｐの立ち上がりと立ち下がりとに合わせてオンオフ動作する。そのオンオフ動作により、回収インダクタＬＸ，ＬＹのいずれかが同じ電力回収部の回収コンデンサＣＸ又はＣＹに接続される。そのとき、その回収インダクタ（ＬＸ又はＬＹ）がパネル容量Ｃｐと共振する。その共振により、互いに接続される回収コンデンサ（ＣＸ又はＣＹ）とパネル容量Ｃｐとの間で電力が交換される。従って、その共振期間中、ＰＤＰ駆動装置１１０の回路素子、ＰＤＰ２０の維持電極Ｘと走査電極Ｙ、及びリード線のそれぞれの抵抗（図示せず）により消費される電力を抑えている。こうして、ＰＤＰ２０のパネル容量Ｃｐの充放電に起因する無効電力の低減が図られている。
【００１３】
図１４は、二つのパルス生成部１０１Ｘ，１０１Ｙと二つの電力回収部１０２Ｘ，１０２Ｙとの各部分での電圧／電流変化を示す波形図である。
四つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ、及び、四つの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙのそれぞれのゲートに対し、八つの制御信号ＣＴＲＬ１Ｘ，ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙ，ＣＴＲＬ２Ｙ，ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙ，ＣＴＲＬ４Ｙがそれぞれ送出される。それぞれのスイッチ素子（Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ，Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙ）は、受信した制御信号（ＣＴＲＬ１Ｘ，ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙ，ＣＴＲＬ２Ｙ，ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙ，ＣＴＲＬ４Ｙ）に従ってオンオフ動作する。図１４では、制御信号が高電位に遷移する（アサートする）とき、対応するスイッチ素子がオン状態となり、制御信号が低電位に遷移する（ネゲートする）とき、対応するスイッチ素子がオフ状態となる。
【００１４】
パルス生成部１０１Ｘ，１０１Ｙと電力回収部１０２Ｘ，１０２Ｙとにおけるスイッチング動作は、パネル容量Ｃｐに対して印加されるパルス電圧Ｖｐの一周期当たり、次の四つのモードＩ〜ＩＶ（図１４参照）に分けられる。
【００１５】
＜モードＩ＞
モードＩの開始時、ＰＤＰ２０の維持電極Ｘの電位ＶＸは零と実質的に等しく、走査電極Ｙの電位ＶＹは電源端子Ｉｎの電位Ｖｓと実質的に等しい。
モードＩにおいては、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙがオン状態となり、他のスイッチ素子はオフ状態に維持される。このスイッチング動作により、接地端子→第１の回収コンデンサＣＸ→第１のハイサイド回収スイッチ素子Ｑ３Ｘ→第１のハイサイドダイオードＤ１Ｘ→第１の回収インダクタＬＸ→パネル容量Ｃｐ→第２の回収インダクタＬＹ→第２のローサイドダイオードＤ２Ｙ→第２のローサイド回収スイッチ素子Ｑ４Ｙ→第２の回収コンデンサＣＹ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２が印加されて、共振する。共振電流ＩＬＸ＝−ＩＬＹは上記のループにおいて矢印（→）の方向に流れる。この結果、維持電極Ｘの電位ＶＸが上昇し、走査電極Ｙの電位ＶＹが降下する。従って、パネル容量Ｃｐの両端電圧Ｖｐ＝ＶＸ−ＶＹの極性が反転する。共振電流ＩＬＸ＝−ＩＬＹが実質的に零まで減衰したとき、第１のハイサイドダイオードＤ１Ｘと第２のローサイドダイオードＤ２Ｙは逆バイアスとなりオフ状態となる。それと同時に、パネル容量Ｃｐの両端電圧Ｖｐが実質的に正のピーク電圧Ｖｓまで達する。
【００１６】
＜モードＩＩ＞
モードＩＩにおいて、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙはオン状態となり、他のスイッチ素子はそれまでのオン状態又はオフ状態をそのまま維持する。このとき、維持電極Ｘの電位ＶＸは電源端子Ｉｎの電位（Ｖｓ）と実質的に等しい電位に維持され、走査電極Ｙの電位ＶＹは接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）に維持される。従って、パネル容量Ｃｐの両端電圧Ｖｐが正のピーク電圧Ｖｓと実質的に等しい電圧に固定される。ここで、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙにおいては、それらの両端電圧が実質的に零であるためスイッチング損失が生じることがない。
モードＩＩの開始時点から暫くの間はＰＤＰ２０において放電が維持される。その放電期間では、放電電流Ｉｐを維持するための電力が外部から電源端子Ｉｎを通して供給される。このとき、電源端子Ｉｎから供給されて、第１のハイサイド主スイッチ素子Ｑ１Ｘに流れる電流を、図１３において電流Ｉ１Ｘとして示す。
図１４に示すように、モードＩＩにおいては、放電が終了してから所定時間が経過した後、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙがオフ状態となり、続いて、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙがオフ状態となる。
【００１７】
＜モードＩＩＩ＞
モードＩＩＩの開始時、維持電極Ｘの電位ＶＸは電源端子Ｉｎの電位Ｖｓと実質的に等しく、走査電極Ｙの電位ＶＹは接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）である。
モードＩＩＩにおいて、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオン状態となり、他のスイッチ素子はオフ状態に維持される。このスイッチング動作により、接地端子→第２の回収コンデンサＣＹ→第２のハイサイド回収スイッチ素子Ｑ３Ｙ→第２のハイサイドダイオードＤ１Ｙ→第２の回収インダクタＬＹ→パネル容量Ｃｐ→第１の回収インダクタＬＸ→第１のローサイドダイオードＤ２Ｘ→第１のローサイド回収スイッチ素子Ｑ４Ｘ→第１の回収コンデンサＣＸ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２が印加されて、共振する。共振電流−ＩＬＸ＝ＩＬＹは上記のループにおいて矢印（→）の方向に流れる。この結果、維持電極Ｘの電位ＶＸが降下し、走査電極Ｙの電位ＶＹが上昇する。従って、パネル容量Ｃｐの両端電圧Ｖｐ＝ＶＸ−ＶＹの極性が反転する。共振電流−ＩＬＸ＝ＩＬＹが実質的に零まで減衰したとき、第１のローサイドダイオードＤ２Ｘと第２のハイサイドダイオードＤ１Ｙは逆バイアスとなりオフ状態となる。それと同時に、パネル容量Ｃｐの両端電圧Ｖｐが実質的に負のピーク電圧−Ｖｓまで達する。
【００１８】
＜モードＩＶ＞
モードＩＶにおいて、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙはオン状態となり、他のスイッチ素子はそれまでのオン状態又はオフ状態をそのまま維持する。このとき、維持電極Ｘの電位ＶＸが接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）に維持され、走査電極Ｙの電位ＶＹが電源端子Ｉｎの電位（Ｖｓ）と実質的に等しい電位に維持される。従って、パネル容量Ｃｐの両端電圧Ｖｐが負のピーク電圧−Ｖｓと実質的に等しい電圧に固定される。
モードＩＶの開始時点から暫くの間はＰＤＰ２０において放電が維持される。その放電期間では、放電電流Ｉｐを維持するための電力が外部から電源端子Ｉｎを通して供給される。このとき、電源端子Ｉｎから供給されて、第２のハイサイド主スイッチ素子Ｑ１Ｙを流れる電流を、図１３において電流Ｉ１Ｙとして示す。
図１４に示すように、モードＩＶにおいては、放電が終了してから所定時間が経過した後、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオフ状態となり、続いて、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがオフ状態となる。
上記のスイッチング動作を行うことにより、前述のモードＩの開始時の状態となる。
【００１９】
こうして、駆動信号である放電維持パルス電圧の立ち上がり及び立ち下がりでは回収インダクタ（ＬＸ，ＬＹ）がＰＤＰ２０のパネル容量（Ｃｐ）と共振して、回収コンデンサとパネル容量を通じて電力が交換されている。すなわち、従来のＰＤＰ駆動回路では、放電維持パルス電圧の印加時、パネル容量の充放電時において生じる無効電力の低減が図られている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開昭６３−１０１８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
前述した従来のＰＤＰ駆動装置のような容量性負荷駆動装置は、モードＩからモードＩＩ（又はモードＩＩＩからモードＩＶ）に移行する際、パネル容量Ｃｐの両端電圧Ｖｐがピーク電圧Ｖｓ（−Ｖｓ）に速く達する程、パネル容量Ｃｐの両端電圧Ｖｐを高い状態で維持放電することができ、発光効率を向上させることができる。しかしながら、パネル容量Ｃｐの両端電圧Ｖｐがピーク電圧Ｖｓ（−Ｖｓ）に速く達する程、すなわち、立ち上がりの傾きが急峻である程、スイッチ素子のターンオン時（オフ状態からオン状態への遷移時）においては、次のようなスイッチング損失が生じて、回路損失が著しく悪化するという問題を有する。下記にスイッチング損失が生じる理由について詳述する。
【００２２】
図１５は、モードＩからモードＩＩへの過渡期間における第１のハイサイド主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘと電流Ｉ１Ｘとの変化を示す拡大波形図である。図１５では、実線が電流Ｉ１Ｘを示し、破線が両端電圧Ｖ１Ｘを示す。モードＩからモードＩＩへの過渡期間では、両端電圧Ｖ１Ｘが十分に高い状態で第１のハイサイド主スイッチ素子Ｑ１Ｘがターンオン動作を行う。その結果、両端電圧Ｖ１Ｘの波形が電流Ｉ１Ｘの波形と重なる（図１５に示される斜線部分参照）。その重なりが生じる期間では、第１のハイサイド主スイッチ素子Ｑ１Ｘに電力損失（例えば、熱の放散）が生じ、スイッチング損失となる。同様なスイッチング損失は、モードＩＩＩからモードＩＶへの過渡期間の第２のハイサイド主スイッチ素子Ｑ１Ｙにおいても生じている。
【００２３】
主スイッチ素子Ｑ１Ｘ，Ｑ１Ｙのターンオン時のスイッチング損失は、ＰＤＰ駆動装置の回路効率を低下させ好ましいものではない。ここで、回路効率とは、結果的に回収電力が再利用される割合を言う。このスイッチング損失を低減させるには、例えば、モードＩの期間を長くして、モードＩからモードＩＩへの移行時の主スイッチ素子Ｑ１Ｘの両端間の電位差を小さくすれば良い。しかしながら、パネル容量Ｃｐの両端電圧Ｖｐの立上りがは回収インダクタＬＸ，ＬＹに制限されて、両端電圧Ｖｐがすばやくピーク電圧値（Ｖｓ）に達することができないため、維持放電の発光効率は低下する。
【００２４】
また、従来のＰＤＰ駆動装置においては、放電維持パルス電圧の立上りの傾き、すなわち、パネル容量Ｃｐへ供給する電流は、第１のハイサイド主スイッチ素子Ｑ１Ｘのオンスピード（スイッチング動作のオフ状態からオン状態になるまでの時間）によって制限されている。さらに、従来のＰＤＰ駆動装置は、パネル容量Ｃｐの両端電圧Ｖｐがピーク電圧Ｖｓに速く達する程、パネル内部にリンギングが発生して壁電荷が安定して蓄積されなくなり、駆動許容範囲を示す駆動マージンが減少するという課題も有する。
【００２５】
本発明は、従来のＰＤＰ駆動装置における上記の課題を解決するものであり、容量性負荷である表示パネルを高い効率で駆動するため、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することが可能な容量性負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明に係る第１の態様の容量性負荷駆動装置は、負荷容量を有する表示パネルと、前記表示パネルに電力を供給する電力供給源と、前記表示パネルに前記電力供給源からの電力の供給／遮断を行うスイッチング部と、飽和可能な磁心を持つ可飽和インダクタとを有し、
前記表示パネルに電力を供給するとき、前記表示パネルと、前記電力供給源と、前記スイッチング部と、前記可飽和インダクタとを、電気的に接続状態とするよう構成されている。このように構成された本発明に係る第１の態様の容量性負荷駆動装置は、容量性負荷である表示パネルを高い効率で駆動するために、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することができる。
【００２７】
本発明に係る第２の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタは、前記表示パネルの充放電電流が閾値電流より小さいとき、所定のインダクタンスを示し、前記充放電電流が前記閾値電流を超えたとき、インダクタンスが急激に低下するよう構成してもよい。
【００２８】
本発明に係る第３の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタを、前記電力供給源と、前記スイッチング部との間に設けてもよい。
【００２９】
本発明に係る第４の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタを、前記表示パネルと、前記スイッチング部との間に設けてもよい。
【００３０】
本発明に係る第５の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタと磁気的に結合する補助インダクタに流れる電流を制御する電流制御部を更に有する構成としてもよい。
【００３１】
本発明に係る第６の態様の容量性負荷駆動装置は、前記の第５の態様の前記電流制御部が、前記補助インダクタに接続される可変電流源を含む構成としてもよい。
【００３２】
本発明に係る第７の態様の容量性負荷駆動装置は、前記の第５の態様の前記電流制御部が、保護ダイオードを含み、前記表示パネルと前記電源端子若しくは前記表示パネルと前記接地端子との間に前記補助インダクタと前記保護ダイオードが直列に接続された構成としてもよい。
【００３３】
本発明に係る第８の態様の容量性負荷駆動装置は、前記の第５の態様の前記電流制御部が、前記表示パネルの出力端子を前記電力供給源に接続するインピーダンス素子を含み、前記補助インダクタが前記インピーダンス素子に直列に接続される構成としてもよい。
【００３４】
本発明に係る第９の態様の容量性負荷駆動装置は、前記の第５の態様の前記表示パネルの負荷容量に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記表示パネルの電極に供給する電力回収回路を、更に備え、
前記電流制御部が、インピーダンス素子を含み、前記表示パネルと前記回収コンデンサとの間に前記補助インダクタと前記インピーダンス素子が直列に接続された構成としてもよい。
【００３５】
本発明に係る第１０の態様のプラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネル駆動回路として用いられる前記の第１の態様乃至第８の態様に記載の容量性負荷駆動装置とを含む。このように構成された本発明に係る第９の態様のプラズマディスプレイ装置は、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することができ、プラズマディスプレイパネルを高い回路効率で駆動することができる。
【発明の効果】
【００３６】
本発明によれば、容量性負荷を高い効率で駆動するために、表示パネルに対して急峻な電圧を印加しつつ、スイッチング損失及びリンギングを抑制することができる容量性負荷駆動装置及びその容量性負荷駆動装置を用いたプラズマディスプレイ装置を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る実施形態１のプラズマディスプレイ装置の構成を示すブロック図である。
【図２】本発明に係る実施形態１におけるＡＣ型のプラズマディスプレイパネル（ＰＤＰ）の三電極面放電型構造を示す斜視図である。
【図３】本発明に係る実施形態１における維持電極駆動部、走査電極駆動部及びＰＤＰの等価回路図である。
【図４】本発明に係る実施形態１におけるインダクタ（ＬｓＸ，ＬｓＹ）の直流電流重畳特性を示すグラフである。
【図５】本発明に係る実施形態１におけるプラズマディスプレイパネル駆動装置の各部における電圧／電流変化を示す波形図である。
【図６】図５に示されるモードＩからモードＩＩにおける主スイッチ素子（Ｑ１Ｘ）の両端電圧（Ｖ１Ｘ）と電流（Ｉ１Ｘ）との変化を拡大して示した波形図である。
【図７】本発明に係る実施形態２のプラズマディスプレイ装置における維持電極駆動部、走査電極駆動部及びＰＤＰの等価回路図である。
【図８】本発明に係る実施形態３のプラズマディスプレイ装置における維持電極駆動部、走査電極駆動部及びＰＤＰの等価回路図である。
【図９】本発明に係る実施形態４のプラズマディスプレイ装置における維持電極駆動部の等価回路図である。
【図１０】本発明に係る実施形態４におけるプラズマディスプレイパネル駆動装置において、モードＩからモードＩＩへの過渡期間のスイッチ素子（Ｑ１Ｘ）の両端電圧（Ｖ１Ｘ）と電流（ＩＬｓＸ）との変化を拡大して示した波形図である。
【図１１】本発明に係る実施形態５のプラズマディスプレイ装置における維持電極駆動部の等価回路図である。
【図１２】本発明に係る実施形態６のプラズマディスプレイ装置における維持電極駆動部の等価回路図である。
【図１３】従来のプラズマディスプレイパネル駆動装置とプラズマディスプレイパネルの等価回路図である。
【図１４】従来のプラズマディスプレイパネル駆動装置の各部における電圧／電流変化を示す波形図である。
【図１５】従来のプラズマディスプレイパネル駆動装置において、モードＩからモードＩＩへの過渡期間のスイッチ素子（Ｑ１Ｘ）の両端電圧（Ｖ１Ｘ）と電流（Ｉ１Ｘ）との変化を拡大して示す波形図である。
【発明を実施するための形態】
【００３８】
本発明を実施するための形態について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されるものではない。さらに、オン状態／オフ状態により表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施形態は、ハードウェア及び／又はソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００３９】
《実施形態１》
以下、本発明に係る実施形態１のプラズマディスプレイ装置について添付の図１から図６を用いて説明する。
図１は、本発明に係る実施形態１のプラズマディスプレイ装置の構成を示すブロック図である。図１に示すように、実施形態１のプラズマディスプレイ装置は、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）１０、プラズマディスプレイパネル（以下、ＰＤＰと略称）２０、制御部３０、及び電源部４０を有する。
電源部４０は、外部の商用交流電源ＡＣからの交流電力を直流電力へ変換し、その直流電力をＰＤＰ駆動装置１０に供給する。電源部４０は、特に、ＰＤＰ駆動装置１０への出力電圧を所定の直流電圧Ｖｓに維持している。
【００４０】
ＰＤＰ２０は、好ましくはＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ２０の背面基板上には複数のアドレス電極（データ電極）Ａ１，Ａ２，Ａ３，・・・がＰＤＰ２０の縦方向にストライプ状に並設される。ＰＤＰ２０の前面基板には維持電極Ｘ１，Ｘ２，Ｘ３，・・・、及び走査電極Ｙ１，Ｙ２，Ｙ３，・・・が対（表示電極対）となって交互に配置され、かつＰＤＰ２０の横方向にストライプ状に並設されている。アドレス電極Ａ１，Ａ２，Ａ３，・・・、及び走査電極Ｙ１，Ｙ２，Ｙ３，・・・は、一本ずつ個別に電位を変化させ得るよう構成されている。
【００４１】
図２は、ＡＣ型ＰＤＰ２０の三電極面放電型構造を示す斜視図であり、維持電極Ｘｎ（ｎ＝１，２，３，・・・）と走査電極Ｙｎ（ｎ＝１，２，３，・・・）、及びアドレス電極Ａｎ（ｎ＝１，２，３，・・・）の一部を例示として示している。以下、図２を用いて実施形態１のプラズマディスプレイ装置のＰＤＰ２０の一部の構造について説明するが、ＰＤＰ２０の全体としては図２に示す構造と同様の構造が連続して構成されている。
前面基板２１は光透過性のガラス製である。維持電極Ｘｎと走査電極Ｙｎとは透明電極である。これらの維持電極Ｘｎと走査電極Ｙｎは誘電体層２７に埋設され、保護層２２により覆われている。背面基板２３はガラス製である。維持電極Ｘｎと走査電極Ｙｎの配設方向と直交するアドレス電極Ａｎは、背面基板２３上の誘電体層２６に埋め込まれている。アドレス電極Ａｎの上には隔壁（リブ）２４がアドレス電極Ａｎの配設方向と平行にストライプ状に形成されている。隔壁２４の壁面及び隔壁間の誘電体層２６の表面は蛍光層２５で覆われている。隔壁２４で仕切られる前面基板２１と背面基板２３との間の空間（放電セル）にはガスが封入されている。
【００４２】
上記のように構成されたＰＤＰ２０においては、維持電極Ｘ１，Ｘ２，Ｘ３，・・・と走査電極Ｙ１，Ｙ２，Ｙ３，・・・の対（表示電極対）、及びアドレス電極Ａ１，Ａ２，Ａ３，・・・から選択された各電極、例えば、維持電極Ｘ２と走査電極Ｙ２との対（表示電極対）、及びアドレス電極Ａ２のそれぞれに対して、所定のパルス電圧が印加される。そのとき、所定のパルス電圧が印加されたそれぞれの電極の交差点に位置する放電セルＰ（例えば、図１に示される斜線部、及び図２参照）では放電が生じて、ガス分子が電離し、紫外線を発する。その紫外線が放電セルＰの蛍光層２５中の蛍光体を励起して、光を生成する。このように光が生成されて、放電セルＰは発光する。
【００４３】
図１に示したように、ＰＤＰ駆動装置１０は、維持電極駆動部１１、走査電極駆動部１２、及びアドレス電極駆動部１３を有して構成されている。
維持電極駆動部１１の入力端子Ｉｎは、電源部４０に接続されている。維持電極駆動部１１の出力端子の一方は、ＰＤＰ２０の維持電極Ｘ１，Ｘ２，Ｘ３，・・・に接続され、他方は接地されている。維持電極駆動部１１は、電源部４０から印加された直流電圧Ｖｓをパルス電圧に変換し、各維持電極Ｘ１，Ｘ２，Ｘ３，・・・に対して形成されたパルス電圧を同時に印加する。
【００４４】
走査電極駆動部１２の入力端子は、維持電極駆動部１１を介して電源部４０に接続されている。走査電極駆動部１２の出力端子のそれぞれは、ＰＤＰ２０の走査電極Ｙ１，Ｙ２，Ｙ３，・・・のそれぞれに接続されている。走査電極駆動部１２は、電源部４０から印加された直流電圧Ｖｓをパルス電圧に変換し、それぞれの走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して形成されたパルス電圧を個別に印加する。
アドレス電極駆動部１３はＰＤＰ２０のアドレス電極Ａ１，Ａ２，Ａ３，・・・に接続されている。アドレス電極駆動部１３は信号パルス電圧を生成し、アドレス電極Ａ１，Ａ２，Ａ３，・・・の中から選択された電極に対して生成された信号パルス電圧を印加する。
【００４５】
例えば、日本のテレビ放送では、画像が一フィールドずつ、１／６０秒（＝約１６．７ｍｓｅｃ）間隔で送られる。それにより、一フィールド当たりの表示時間は一定である。一方、プラズマディスプレイではテレビ画像の表示方式として一般に、サブフィールド方式が採用される。その方式では、フィールドがそれぞれ、複数のサブフィールドに分けられる。サブフィールドは次の三つの期間、初期化期間、アドレス期間（書込み期間）、及び放電維持期間を順に含む。ＰＤＰ２０にはそれら三つの期間ごとに異なるパルス電圧が、次のように印加される。
【００４６】
初期化期間では、初期化パルス電圧が維持電極Ｘ１，Ｘ２，Ｘ３，・・・と走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して印加される。それにより、全ての放電セルの表面から壁電荷が整えられる。アドレス期間では、走査電極駆動部１２が走査パルス電圧を、走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して順次印加する。走査パルス電圧の印加と同時に、アドレス電極駆動部１３は信号パルス電圧を、アドレス電極Ａ１，Ａ２，Ａ３，・・・に対して印加する。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づいて選択される。走査パルス電圧が走査電極の一つに対して印加され、かつ信号パルス電圧がアドレス電極の一つに対して印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電により、その放電セル表面には壁電荷が蓄積される。
【００４７】
放電維持期間では、維持電極駆動部１１が放電維持パルス電圧を維持電極Ｘ１，Ｘ２，Ｘ３，・・・に対して印加し、走査電極駆動部１２が放電維持パルス電圧を走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して印加する。維持電極駆動部１１と走査電極駆動部１２とは逆位相で同じ周期で周期的に動作する。それにより、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。維持電極と走査電極との間の電圧が極性を反転させるごとに、アドレス期間中に壁電荷が蓄積された放電セルではガス放電と壁電荷の蓄積とが繰り返される。従って、放電維持期間中、その放電セルでは蛍光体の発光が持続する。
なお、実施形態１において、放電維持パルス電圧は、維持電極と走査電極とに対して交互に、かつ周期的に印加される例で説明するが、維持電極と走査電極のそれぞれに印加される放電維持パルス電圧の波形においては、重複する領域があってもよい。
【００４８】
維持電極駆動部１１、走査電極駆動部１２、及びアドレス電極駆動部１３のそれぞれは、パルス生成部として、好ましくはスイッチングインバータを含む。制御部３０はそれらのパルス生成部に対してスイッチング制御を行う。制御部３０によるスイッチング制御により、維持電極駆動部１１、走査電極駆動部１２、及びアドレス電極駆動部１３の各パルス生成部において放電維持パルス電圧、走査パルス電圧、及び信号パルス電圧が、所定の波形及びタイミングでそれぞれ生成される。好ましくは、制御部３０が、外部から入力される映像信号に基づき、信号パルス電圧が印加されるべきアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ２０には映像信号に対応する映像が再現される。
【００４９】
図３は、放電維持期間における、維持電極駆動部１１、走査電極駆動部１２、及びＰＤＰ２０の等価回路図である。維持電極駆動部１１は、第１のパルス生成部１Ｘと第１の電力回収部２Ｘとを有する。走査電極駆動部１２は、第２のパルス生成部１Ｙと第２の電力回収部２Ｙとを有する。
【００５０】
第１のパルス生成部１Ｘは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘの直列回路を含む。同様に、第２のパルス生成部１Ｙは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｙ，Ｑ２Ｙの直列回路を含む。それらの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは、好ましくはｎチャネル型ＭＯＳＦＥＴである。パルス生成部１Ｘ，１Ｙの共通の入力端子Ｉｎに対しては電源部４０（図１参照）から直流電圧Ｖｓが印加される。以下、入力端子Ｉｎを電源端子という。
【００５１】
実施形態１のＰＤＰ駆動装置において、第１のパルス生成部１Ｘには、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの直列回路、及び可飽和インダクタＬｓＸが設けられている。可飽和インダクタＬｓＸの一端は、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点Ｊ３Ｘに接続されており、可飽和インダクタＬｓＸの他端は、第１のパルス生成部１Ｘの出力端子Ｊ１Ｘに接続されている。第１のハイサイド主スイッチ素子Ｑ１Ｘのドレインは電源端子Ｉｎに接続され、第１のハイサイド主スイッチ素子Ｑ１Ｘのソースは第１のローサイド主スイッチ素子Ｑ２Ｘのドレインに接続されている。第１のローサイド主スイッチ素子Ｑ２Ｘのソースは接地されている。
【００５２】
第２のパルス生成部１Ｙには、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの直列回路、及び可飽和インダクタＬｓＹが設けられている。可飽和インダクタＬｓＹの一端は、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点Ｊ３Ｙに接続されており、可飽和インダクタＬｓＹの他端は、第２のパルス生成部１Ｙの出力端子Ｊ１Ｙに接続されている。第２のハイサイド主スイッチ素子Ｑ１Ｙのドレインは電源端子Ｉｎに接続され、第２のハイサイド主スイッチ素子Ｑ１Ｙのソースは第２のローサイド主スイッチ素子Ｑ２Ｙのドレインに接続されている。第２のローサイド主スイッチ素子Ｑ２Ｙのソースは接地されている。
【００５３】
第１のパルス生成部１Ｘの出力端子Ｊ１Ｘは、ＰＤＰ２０の維持電極Ｘに接続されている。また、第２のパルス生成部１Ｙの出力端子Ｊ１Ｙは、ＰＤＰ２０の走査電極Ｙに接続されている。ここで、ＰＤＰ２０の等価回路はパネル容量Ｃｐでのみ表されており、放電セルでの放電時にＰＤＰ２０を流れる電流の経路における容量等は省略されている。
【００５４】
第１の電力回収部２Ｘは、第１の回収コンデンサＣＸ、第１のハイサイド回収スイッチ素子Ｑ３Ｘ、第１のローサイド回収スイッチ素子Ｑ４Ｘ、第１のハイサイドダイオードＤ１Ｘ、第１のローサイドダイオードＤ２Ｘ、及び第１の回収インダクタＬＸを含む。二つの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘは、例えばｎチャネル型ＭＯＳＦＥＴである。第１のハイサイド回収スイッチ素子Ｑ３Ｘのソースは第１のハイサイドダイオードＤ１Ｘのアノードに接続される。第１のハイサイドダイオードＤ１Ｘのカソードは第１のローサイドダイオードＤ２Ｘのアノードに接続される。第１のローサイドダイオードＤ２Ｘのカソードは第１のローサイド回収スイッチ素子Ｑ４Ｘのドレインに接続される。第１の回収コンデンサＣＸの一端は接地され、他端は第１のハイサイド回収スイッチ素子Ｑ３Ｘのドレインと第１のローサイド回収スイッチ素子Ｑ４Ｘのソースとに接続される。第１の回収コンデンサＣＸの容量（１〜１００μＦ程度）はＰＤＰ２０のパネル容量Ｃｐ（０．０１〜１μＦ程度）より十分に大きい値に設定されている。第１の回収コンデンサＣＸの両端電圧は直流電圧Ｖｓの半値Ｖｓ／２と実質的に等しく維持される。第１の回収インダクタＬＸの一端は第１のパルス生成部１Ｘの出力端子Ｊ１Ｘに接続され、他端は第１のハイサイドダイオードＤ１Ｘと第１のローサイドダイオードＤ２Ｘとの間の接続点Ｊ２Ｘに接続されている。
【００５５】
第２の電力回収部２Ｙの回路構成は、第２の回収インダクタＬＹの一端が第２のパルス生成部１Ｙの出力端子Ｊ１Ｙへ接続される点を除き、以下に説明するように、前述の第１の電力回収部２Ｘの回路構成と同様である。
【００５６】
第２の電力回収部２Ｙは、第２の回収コンデンサＣＹ、第２のハイサイド回収スイッチ素子Ｑ３Ｙ、第２のローサイド回収スイッチ素子Ｑ４Ｙ、第２のハイサイドダイオードＤ１Ｙ、第２のローサイドダイオードＤ２Ｙ、及び第２の回収インダクタＬＹを含む。二つの回収スイッチ素子Ｑ３Ｙ，Ｑ４Ｙは、例えばｎチャネル型ＭＯＳＦＥＴである。第２のハイサイド回収スイッチ素子Ｑ３Ｙのソースは第２のハイサイドダイオードＤ１Ｙのアノードに接続される。第２のハイサイドダイオードＤ１Ｙのカソードは第２のローサイドダイオードＤ２Ｙのアノードに接続される。第２のローサイドダイオードＤ２Ｙのカソードは第２のローサイド回収スイッチ素子Ｑ４Ｙのドレインに接続される。第２の回収コンデンサＣＹの一端は接地され、他端は第２のハイサイド回収スイッチ素子Ｑ３Ｙのドレインと第２のローサイド回収スイッチ素子Ｑ４Ｙのソースとに接続される。第２の回収コンデンサＣＹの容量（１〜１００μＦ程度）はＰＤＰ２０のパネル容量Ｃｐ（０．０１〜１μＦ程度）より十分に大きい値に設定されている。第２の回収コンデンサＣＹの両端電圧は直流電圧Ｖｓの半値Ｖｓ／２と実質的に等しく維持される。第２の回収インダクタＬＹの一端は第２のパルス生成部１Ｙの出力端子Ｊ１Ｙに接続され、他端は第２のハイサイドダイオードＤ１Ｙと第２のローサイドダイオードＤ２Ｙとの間の接続点Ｊ２Ｙに接続されている。
【００５７】
本発明に係る実施形態１のＰＤＰ駆動装置１０において、パルス生成部１Ｘ，１Ｙに設けられている可飽和インダクタＬｓＸ，ＬｓＹは、それぞれが次のような特性を有する。
図４は、それぞれの可飽和インダクタＬｓＸ，ＬｓＹの直流電流重畳特性を示すグラフである。図４において、縦軸は可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬを示し、横軸は直流重畳電流Ｉｂを示す。
【００５８】
可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬは直流重畳電流Ｉｂに依存し、次のように変化する。直流重畳電流Ｉｂが所定の飽和電流Ｉｓより小さいとき（０＜Ｉｂ＜Ｉｓ）、インダクタンスＬは、直流重畳電流Ｉｂが零と等しいときのインダクタンスＬ０（以下、初期インダクタンスという）と実質的に等しい値（Ｌ≒Ｌ０）推移する。直流重畳電流Ｉｂが飽和電流Ｉｓより大きいとき（Ｉｓ＜Ｉｂ）、インダクタンスＬはインダクタンスＬ０付近から急激に低下し、零付近と実質的に等しい値（Ｌ≒０）となる。なお、初期インダクタンスＬ０は少なくとも飽和時のインダクタンスの２倍以上であり、一般的に１０００倍以上である。また、各可飽和インダクタＬｓＸ，ＬｓＹに流れる電流ＩＬｓＸ，ＩＬｓＹのピークは、インダクタＬＸ，ＬＹの飽和電流Ｉｓより十分に小さい。
可飽和インダクタＬｓＸ，ＬｓＹとしては、例えば、アモルファスコアを有して構成される。このように可飽和インダクタＬｓＸ，ＬｓＹが構成されたとき、図４に示したような直流電流重畳特性が容易に実現される。
【００５９】
制御部３０（図１参照）は、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ、及び、回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙのそれぞれのゲートに対して、所定の制御信号を送出する。制御部３０からの所定の制御信号により、それぞれのスイッチ素子は次のようにオンオフ制御される。
制御部３０は、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙとの対、及び、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙとの対を所定の周期（例えば数百ｋＨｚ）で交互にオンオフ動作させる。そのオンオフ動作により、パネル容量Ｃｐに対する印加電圧（Ｖｐ）の極性が周期的に反転する。すなわち、一定周期の交流パルス電圧Ｖｐがパネル容量Ｃｐに対して印加される。
【００６０】
制御部３０は、更に、パルス電圧Ｖｐの立ち上がりにおいて、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙとをオン状態とし、パルス電圧Ｖｐの立ち下がりにおいては第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙとをオン状態とする。それにより、回収インダクタＬＸ，ＬＹは、回収コンデンサＣＸ，ＣＹに接続されて、それぞれの回収コンデンサＣＸ，ＣＹの電圧Ｖｓ／２によりパネル容量Ｃｐと共振する。
【００６１】
図５は、パルス生成部１Ｘ，１Ｙと電力回収部２Ｘ，２Ｙの各部における電圧／電流変化を示す波形図である。
制御部３０により主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙと回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙとのそれぞれのゲートに対して送出される八つの制御信号をそれぞれ、ＣＴＲＬ１Ｘ，ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙ，ＣＴＲＬ２Ｙ，ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙ，ＣＴＲＬ４Ｙとする。それぞれのスイッチ素子は受信した制御信号に従ってオンオフ動作を行う。図５において、制御信号が高電位に遷移するとき（アサートするとき）、対応するスイッチ素子がオン状態となり、制御信号が低電位に遷移するとき（ネゲートするとき）、対応するスイッチ素子がオフ状態となる。
【００６２】
パルス生成部１Ｘ，１Ｙと電力回収部２Ｘ，２Ｙにおけるスイッチング動作は、パルス電圧Ｖｐの一周期当たり次の四つのモードＩ〜ＩＶ（図５参照）に分けられる。
【００６３】
＜モードＩ＞
モードＩの開始時、ＰＤＰ２０の維持電極Ｘの電位ＶＸは零と実質的に等しく、走査電極Ｙの電位ＶＹは電源端子Ｉｎの電位Ｖｓと実質的に等しい。
制御部３０は、制御信号ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｙをアサートする。それにより、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙとがオン状態となる。このとき、他のスイッチ素子はオフ状態に維持される。モードＩにおけるスイッチング動作により、接地端子→第１の回収コンデンサＣＸ→第１のハイサイド回収スイッチ素子Ｑ３Ｘ→第１のハイサイドダイオードＤ１Ｘ→第１の回収インダクタＬＸ→パネル容量Ｃｐ→第２の回収インダクタＬＹ→第２のローサイドダイオードＤ２Ｙ→第２のローサイド回収スイッチ素子Ｑ４Ｙ→第２の回収コンデンサＣＹ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２を印加され、共振する。その共振電流ＩＬＸ＝−ＩＬＹは上記のループにおける矢印（→）の向きに流れる。この結果、パネル容量Ｃｐの両端電圧Ｖｐが正の電圧に引き上げられる。
【００６４】
＜モードＩＩ＞
モードＩＩにおいては、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙとがオン状態となる。そのとき、接続点Ｊ３Ｘの電位が電源端子Ｉｎの電位Ｖｓと実質的に等しくクランプされ、走査電極Ｙの電位ＶＹが接地電位（ＧＮＤ）と実質的に等しい電位（≒０）にクランプされる。従って、可飽和インダクタＬｓＸ，ＬｓＹに正のピーク電圧値（Ｖｓ）が印加される。
【００６５】
図６は、モードＩからモードＩＩへの過渡期（図５参照）における、第１のハイサイド主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘと、可飽和インダクタ電圧ＶＬｓＸ＋ＶＬｓＹと、電流Ｉ１Ｘ（＝電流ＩＬｓＸ、電流ＩＬｓＹ）との変化を拡大して示した波形図である。図６では、一点鎖線が電圧ＶＬｓＸ＋ＶＬｓＹを示し、実線が電流Ｉ１Ｘを示し、破線が両端電圧Ｖ１Ｘを示す。
【００６６】
モードＩの終了時点においては、第２のローサイド主スイッチ素子Ｑ２Ｙがターンオンしており、モードＩＩの開始時点Ｔ０から、第１のハイサイド主スイッチ素子Ｑ１Ｘがターンオン動作を開始する。それにより、電圧Ｖ１Ｘがピーク値Ｖｓから降下し始める。それと同時に、電流Ｉ１Ｘが可飽和インダクタＬｓＸ，ＬｓＹを流れ始める。時点Ｔ１では、第１のハイサイド主スイッチ素子Ｑ１Ｘがターンオン動作を終え、電圧Ｖ１Ｘがピーク電圧値（Ｖｓ）から実質的に零まで降下する。時点Ｔ２では、電流Ｉ１Ｘが飽和電流Ｉｓに達するので、可飽和インダクタＬｓＸ，ＬｓＹの磁心が飽和状態に遷移する。
【００６７】
時点Ｔ０から時点Ｔ２までの期間では、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬが初期インダクタンスＬ０と実質的に等しく、十分に高いため（図４参照）、電流Ｉ１Ｘの増大が十分に緩やかである。特に、時点Ｔ０から時点Ｔ２までの期間は、第１のハイサイド主スイッチ素子Ｑ１Ｘのターンオン時間（Ｔ１−Ｔ０）より長く設定されている。それにより、電流Ｉ１Ｘが十分に小さい間に、第１のハイサイド主スイッチ素子Ｑ１Ｘの電圧Ｖ１Ｘが実質的に零まで低下する。従って、第１のハイサイド主スイッチ素子Ｑ１Ｘの電圧Ｖ１Ｘの波形が電流Ｉ１Ｘの波形と重なる期間（Ｔ０〜Ｔ１）では、第１のハイサイド主スイッチ素子Ｑ１Ｘに電力損失（例えば、熱の放散）が生じ、スイッチング損失となる（図６に示される斜線部分参照）。しかし、この電圧Ｖ１Ｘと電流Ｉ１Ｘとの積で示される電力損失、すなわちスイッチング損失は十分に小さいものとなっている。
【００６８】
時点Ｔ２以降においては、可飽和インダクタＬｓＸ，ＬｓＹの磁心が飽和状態を維持するため、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬが実質的に零まで低下する（図４参照）。従って、可飽和インダクタＬｓＸ，ＬｓＹにおいては、電流Ｉ１Ｘの変化が加速されて、速やかに電流が流れ、電流Ｉ１Ｘは時点Ｔ３でピークに達した後、時点Ｔ４において実質的に零まで減衰する。そして、パネル容量Ｃｐの両端電圧Ｖｐは実質的に正のピーク電圧値（Ｖｓ）まで達する。
【００６９】
第１のハイサイド主スイッチ素子Ｑ１Ｘに限らず、電力用半導体素子のターンオン時間は１００ｎｓ以上と長いため、電流Ｉ１Ｘのピーク電流を制限するという問題がある。しかし、可飽和インダクタＬｓＸ，ＬｓＹの磁心が未飽和状態から飽和状態に遷移する時間は数ｎｓ程であるため、第１のハイサイド主スイッチ素子Ｑ１Ｘのターンオン動作に制限されずに、電流Ｉ１Ｘのピーク電流を大きくすることができる。従って、実施形態１のＰＤＰ駆動装置１０においては、モードＩＩにおける時点Ｔ２から時点Ｔ３までの時間（Ｔ３−Ｔ２）、すなわち、立ち上がりに要する時間を短くしつつ、第１のハイサイド主スイッチ素子Ｑ１Ｘのターンオン時のスイッチング損失を低減することができる。
【００７０】
また、パネル容量Ｃｐの両端電圧Ｖｐをすばやくピーク電圧Ｖｓに達するようにすると、パネル容量Ｃｐの両端電圧Ｖｐにはリンギングが発生するという問題がある。維持放電期間中にリンギングが発生すると維持放電が不安定になり、維持放電が続かなくなる現象が発生して、駆動マージンが減少する。リンギングは電流が正負交互に振動することで発生するが、可飽和インダクタは閾値電流Ｉｓ以下のときにインダクタンスが増大するため、電流が正から負（又は負から正）振動することを抑制する。従って、実施形態１のＰＤＰ駆動装置１０においては、リンギングを抑制し、駆動マージンを向上させることができる構成である。
【００７１】
その後、パネル容量Ｃｐの両端電圧Ｖｐが正のピーク電圧値（Ｖｓ）と実質的に等しい電圧にクランプされ、しばらくはＰＤＰ２０で放電が発生する。その放電期間では、放電電流Ｉｐを流すための電力が外部から電源端子Ｉｎを通して供給される。
【００７２】
＜モードＩＩＩ＞
モードＩＩＩの開始時、維持電極Ｘの電位ＶＸは電源端子Ｉｎの電位Ｖｓと実質的に等しく、走査電極Ｙの電位ＶＹは接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）である。
【００７３】
モードＩＩＩにおいて、制御部３０は、制御信号ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙをアサートする。それにより、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオン状態となる。そのとき、他のスイッチ素子はオフ状態に維持される。このスイッチング動作により、接地端子→第２の回収コンデンサＣＹ→第２のハイサイド回収スイッチ素子Ｑ３Ｙ→第２のハイサイドダイオードＤ１Ｙ→第２の回収インダクタＬＹ→パネル容量Ｃｐ→第１の回収インダクタＬＸ→第１のローサイドダイオードＤ２Ｘ→第１のローサイド回収スイッチ素子Ｑ４Ｘ→第１の回収コンデンサＣＸ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２が印加されて、共振する。共振電流−ＩＬＸ＝ＩＬＹは上記のループに流れる。この結果、維持電極Ｘの電位ＶＸが降下し、走査電極Ｙの電位ＶＹが上昇する。従って、パネル容量Ｃｐの両端電圧Ｖｐ＝ＶＸ−ＶＹの極性が反転する。共振電流−ＩＬＸ＝ＩＬＹが実質的に零まで減衰したとき、第１のローサイドダイオードＤ２Ｘと第２のハイサイドダイオードＤ１Ｙは逆バイアスとなりオフ状態となる。それと同時に、パネル容量Ｃｐの両端電圧Ｖｐが実質的に負のピーク電圧値（−Ｖｓ）まで達する。
【００７４】
＜モードＩＶ＞
モードＩＶにおいて、制御部３０は制御信号ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙをアサートする（図５参照）。それにより、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがオン状態となる。また、制御部３０は、モードＩＶにおいて、他のスイッチ素子のそれまでのオン状態又はオフ状態をそのまま維持する。そのとき、維持電極Ｘの電位ＶＸは接地電位にクランプされ、走査電極Ｙの電位ＶＹは電源端子Ｉｎの電位Ｖｓにクランプされる。この結果、可飽和インダクタＬｓＸ，ＬｓＹに正のピーク電圧値（Ｖｓ）が印加される。
【００７５】
第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがターンオン動作を開始することにより、それぞれの両端電圧Ｖ２Ｘ，Ｖ１Ｙがピーク値Ｖｓ／２から降下し始める。それと同時に、電流（−ＩＬｓＸ＝ＩＬｓＹ）が可飽和インダクタＬｓＸ，ＬｓＹを、モードＩとは逆向きに流れ始める。それにより、可飽和インダクタＬｓＸ，ＬｓＹの磁心は飽和状態から速やかに脱する。従って、モードＩＩＩの開始後、電流−ＩＬｓＸ＝ＩＬｓＹが再び閾値電流Ｉｓに達するまでは、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬは初期インダクタンスＬ０と実質的に等しく、十分に高い値となる（図４参照）。それ故、モードＩＩＩの開始から電流−ＩＬｓＸ＝ＩＬｓＹが再び閾値電流Ｉｓに達するまでの期間では、電流−ＩＬｓＸ＝ＩＬｓＹの増大が十分に緩やかである。この期間の長さは二つの主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙのターンオン時間より長く設定されている。それにより、電流（−ＩＬｓＸ＝ＩＬｓＹ）が十分に小さいうちに、主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙの各両端電圧Ｖ２Ｘ，Ｖ１Ｙが実質的に零の電位まで降下する。従って、主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙの両端電圧Ｖ２Ｘ，Ｖ１Ｙの波形が電流（−ＩＬｓＸ＝ＩＬｓＹ）の波形と重なる期間では、両端電圧と電流との積で示される電力損失、すなわちスイッチング損失は十分に小さいものとなる。
【００７６】
その後、電流（−ＩＬｓＸ＝ＩＬｓＹ）が閾値電流Ｉｓまで増大したとき、可飽和インダクタＬｓＸ，ＬｓＹの磁心が再び、飽和状態に遷移する。それにより、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬは零の値まで低下する（図４参照）。従って、それ以降、電流（−ＩＬｓＸ＝ＩＬｓＹ）の変化が加速され、可飽和インダクタＬｓＸ，ＬｓＹにおいては、電流は速やかに流れる。
【００７７】
上記のように動作するため、二つの主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙのターンオン動作スピードに制限されずに、電流Ｉ１Ｙのピーク電流を大きくし、モードＩＶにおける時間Ｔ３−Ｔ２、すなわち、立ち上がりに要する時間を短くして、主スイッチ素子Ｑ１Ｙのターンオン時のスイッチング損失を低減することができる。
【００７８】
モードＩＶの開始からしばらくは、ＰＤＰ２０で放電が維持される。その放電期間では、放電電流Ｉｐを維持するための電力が外部から電源端子Ｉｎを通してＰＤＰ２０に供給される。
モードＩＶの開始時点から所定時間が経過するとき、制御部３０はまず、制御信号ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙをネゲートする。それにより、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオフ状態となる。制御部３０は、続いて、制御信号ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙをネゲートする。それにより、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがオフ状態となる。
上記のように、モードＩＶにおいて制御部３０からの制御信号によりスイッチング動作を行うことにより、モードＩ開始時の状態となる。
【００７９】
モードＩにおいて第１の回収コンデンサＣＸからパネル容量Ｃｐへ供給される電力は、モードＩＩＩでパネル容量Ｃｐから第１の回収コンデンサＣＸへ回収される。逆に、モードＩにおいてパネル容量Ｃｐから第２の回収コンデンサＣＹへ回収される電力は、モードＩＩＩで第２の回収コンデンサＣＹからパネル容量Ｃｐへ供給される。こうして、パルス電圧の立ち上がり及び立ち下がりでは回収インダクタＬＸ，ＬＹがＰＤＰ２０のパネル容量Ｃｐと共振し、回収コンデンサＣＸ，ＣＹとパネル容量Ｃｐとの間で電力が効率高く交換される。すなわち、パルス電圧の印加時、パネル容量の充放電に起因する無効電力が大幅に低減される。
【００８０】
モードＩＩ、ＩＶの各開始時において、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙの両端電圧Ｖ１Ｘ，Ｖ２Ｘ，Ｖ１Ｙ，Ｖ２Ｙの波形が電流ＩＬｓＸ，ＩＬｓＹの波形と重なる期間では可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬが高く維持されるため、電流ＩＬｓＸ，ＩＬｓＹは小さい値となる。従って、両端電圧と共振電流との積で示される電力損失、すなわちスイッチング損失が十分に抑制される。
【００８１】
更に、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙの両端電圧Ｖ１Ｘ，Ｖ２Ｘ，Ｖ１Ｙ，Ｖ２Ｙが実質的に零まで降下した後、電流ＩＬｓＸ，ＩＬｓＹが閾値電流Ｉｓを超える。そのとき、可飽和インダクタＬｓＸ，ＬｓＹの磁心が飽和状態に遷移する。従って、それ以降、可飽和インダクタＩＬｓＸ，ＩＬｓＹのインダクタンスＬが低減するため、可飽和インダクタＬｓＸ，ＬｓＹにおいては電流が速やかに流れる。
【００８２】
上記のように、本発明に係る実施形態１の容量性負荷駆動装置においては、パルス生成部１Ｘ，１Ｙが直流電圧（Ｖｓ）をパルス電圧（Ｖｐ）に変換して、そのパルス電圧（Ｖｐ）をＰＤＰ２０の維持電極Ｘと走査電極Ｙとに対して印加している。パルス生成部１Ｘ，１Ｙはインダクタ（ＬｓＸ，ＬｓＹ）を有し、パルス電圧（Ｖｐ）の立ち上がりと立ち下がりにおいて、ＰＤＰ２０の充放電電流（ＩＬｓＸ，ＩＬｓＹ）が小さい期間ではインダクタ（ＬｓＸ，ＬｓＹ）のインダクタンスが高くなり、ＰＤＰ２０の充放電電流（ＩＬｓＸ、ＩＬｓＹ）が閾値電流Ｉｓを超えるとき、インダクタ（ＬｓＸ，ＬｓＹ）のインダクタンスが急激に低下している。
【００８３】
上記のように構成された実施形態１のＰＤＰ駆動装置においては、立上りに要する時間が短くしながら、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙのターンオン時のスイッチング損失を低減させている。従って、実施形態１のＰＤＰ駆動装置は、ＰＤＰに対して急峻な電圧を印加しつつ、スイッチング損失及びリンギングを抑制して、容量性負荷であるＰＤＰを高い効率で駆動することができる。
【００８４】
《実施形態２》
次に、本発明に係る実施形態２のプラズマディスプレイ装置について添付の図７を用いて説明する。実施形態２のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態２において、ＰＤＰ駆動装置のパルス生成部２０１Ｘ，２０１Ｙ以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここではパルス生成部２０１Ｘ，２０１Ｙについて説明し、その他の構成についての説明は省略する。また、実施形態２の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００８５】
図７は、実施形態２のプラズマディスプレイ装置における放電維持期間において、維持電極駆動部１１、走査電極駆動部１２、及びＰＤＰ２０の等価回路図である。維持電極駆動部１１は、第１のパルス生成部２０１Ｘと第１の電力回収部２Ｘとを有する。走査電極駆動部１２は、第２のパルス生成部２０１Ｙと第２の電力回収部２Ｙとを有する。
図７に示すように、第１のパルス生成部２０１Ｘは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘの直列回路を含む。同様に、第２のパルス生成部２０１Ｙは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｙ，Ｑ２Ｙの直列回路を含む。それらの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは好ましくはｎチャネル型ＭＯＳＦＥＴである。
【００８６】
実施形態２のプラズマディスプレイ装置においては、可飽和インダクタＬｓＸ，ＬｓＹが電源部からの直流電圧Ｖｓが印加される入力端子である電源端子Ｉｎと、主スイッチ素子Ｑ１Ｘ，Ｑ１Ｙとの間にそれぞれ設けられている。第１のパルス生成部２０１Ｘにおいては、第１のハイサイド主スイッチ素子Ｑ１Ｘのドレインと電源端子Ｉｎとの間に可飽和インダクタＬｓＸが挿入されている。第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点が、ＰＤＰ２０の維持電極Ｘに接続される出力端子Ｊ１Ｘであり、この出力端子Ｊ１Ｘは第１の電力回収部２Ｘの第１の回収インダクタＬＸに接続されている。
【００８７】
第２のパルス生成部２０１Ｙにおいては、第２のハイサイド主スイッチ素子Ｑ１Ｙのドレインと電源端子Ｉｎとの間に可飽和インダクタＬｓＹが挿入されている。第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点が、ＰＤＰ２０の走査電極Ｙに接続される出力端子Ｊ１Ｙであり、この出力端子Ｊ１Ｙは第２の電力回収部２Ｙの第２の回収インダクタＬＹに接続されている。
【００８８】
上記のように、実施形態２のプラズマディスプレイ装置のＰＤＰ駆動装置においては、可飽和インダクタＬｓＸ，ＬｓＹをハイサイド主スイッチ素子Ｑ１Ｘ，Ｑ１Ｙに直列接続する構成を有している。このため、実施形態２のプラズマディスプレイ装置のＰＤＰ駆動装置は、実施形態１において説明した効果の他に、可飽和インダクタＬｓＸ，ＬｓＹを飽和させる回数が半分となり、発熱を分散できるという効果を有する。
【００８９】
《実施形態３》
次に、本発明に係る実施形態３のプラズマディスプレイ装置について添付の図８を用いて説明する。実施形態３のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態３において、ＰＤＰ駆動装置のパルス生成部３０１Ｘ，３０１Ｙ以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここではパルス生成部３０１Ｘ，３０１Ｙについて説明し、その他の構成についての説明は省略する。また、実施形態３の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００９０】
図８は、実施形態３のプラズマディスプレイ装置における放電維持期間において、維持電極駆動部１１、走査電極駆動部１２、及びＰＤＰ２０の等価回路図である。維持電極駆動部１１は、第１のパルス生成部３０１Ｘと第１の電力回収部２Ｘとを有する。走査電極駆動部１２は、第２のパルス生成部３０１Ｙと第２の電力回収部２Ｙとを有する。
図８に示すように、第１のパルス生成部３０１Ｘは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘの直列回路を含む。同様に、第２のパルス生成部３０１Ｙは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｙ，Ｑ２Ｙの直列回路を含む。それらの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは好ましくはｎチャネル型ＭＯＳＦＥＴである。
【００９１】
実施形態３のプラズマディスプレイ装置における第１のパルス生成部３０１Ｘにおいては、可飽和インダクタＬｓＸが、容量性負荷であるＰＤＰ２０に接続される出力端Ｊ１Ｘと、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点Ｊ３Ｘとの間に挿入されている。また、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点Ｊ３Ｘは、第１の電力回収部２Ｘの第１の回収インダクタＬＸに接続されている。
第２のパルス生成部３０１Ｙにおいては、可飽和インダクタＬｓＹが、容量性負荷であるＰＤＰ２０に接続される出力端Ｊ１Ｙと、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点Ｊ３Ｙとの間に挿入されている。また、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点Ｊ３Ｙは、第２の電力回収部２Ｙの第２の回収インダクタＬＹに接続されている。
【００９２】
上記のように、実施形態３のプラズマディスプレイ装置のＰＤＰ駆動装置においては、可飽和インダクタＬｓＸ，ＬｓＹをＰＤＰ２０に直列接続する構成を有している。このため、実施形態３のプラズマディスプレイ装置のＰＤＰ駆動装置は、パルス電圧波形における立上りの傾きを急峻にする効果が薄れるが、リンギングをさらに抑える効果を有しており、駆動マージンを向上させることができる。
【００９３】
《実施形態４》
次に、本発明に係る実施形態４のプラズマディスプレイ装置について添付の図９及び図１０を用いて説明する。実施形態４のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態４において、ＰＤＰ駆動装置のパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここでは維持電極駆動部１１のパルス生成部４０１Ｘについて説明し、その他の構成についての説明は省略する。また、実施形態４の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００９４】
図９は、本発明に係る実施形態４のプラズマディスプレイ装置における維持電極駆動部１１の等価回路図である。実施形態４においては、走査電極駆動部１２の回路構成は維持電極駆動部１１の回路構成と全く同様であるので、走査電極駆動部１２の等価回路を省略している。
実施形態４のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２は、前述の図３に示した実施形態１のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２の構成要素に加えて、補助インダクタＬａを有する電流制御部４Ａをそれぞれに設けたものである。
【００９５】
補助インダクタＬａは可飽和インダクタＬｓＸと磁気的に結合している。可飽和インダクタＬｓＸが磁心と巻線とを含むとき、補助インダクタＬａは、好ましくは、可飽和インダクタＬｓＸと共通の磁心に巻かれた別の巻線で構成される。
【００９６】
電流制御部４Ａは可変電流源Ｉｖを含む。可変電流源Ｉｖは補助インダクタＬａに接続され、補助インダクタＬａに流れる電流を制御する。可変電流源Ｉｖは、好ましくは、主スイッチ素子Ｑ１Ｘ及び回収スイッチ素子Ｑ４Ｘの各ターンオン動作に先駆けて、すなわちモードＩＩ及びモードＩＶの各開始前（図５参照）に、補助インダクタＬａにパルス電流を流すよう構成されている。なお、可変電流源Ｉｖは、その他に、第１のパルス生成部４０１Ｘ、若しくはスイッチ素子Ｑ１Ｘ，Ｑ４Ｘのスイッチング動作期間中、すなわち、モードＩ〜ＩＶの全体（図５参照）にわたり、補助インダクタＬａに電流を流し続けても良い。
ここで、補助インダクタＬａに流すべき電流のレベルとタイミングは、好ましくは、制御部３０（図１参照）からの制御信号に従って制御される。
【００９７】
上記のように、モードＩＩ及びモードＩＶの各開始前（図５参照）において、補助インダクタＬａにパルス電流を流すことにより、モードＩＩ及びモードＩＶに先駆けて可飽和インダクタＬｓＸの磁心が磁化される。このように磁心が磁化されることにより、可飽和インダクタＬｓＸの閾値電流Ｉｓが変化するため、モードＩＩ及びモードＩＶでは電流ＩＬｓＸが次のように変化する。図１０は、モードＩからモードＩＩへの過渡期間の一連動作における、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘと、可飽和インダクタＬｓＸの磁心が磁化されていない場合の電流ＩＬｓＸと、可飽和インダクタＬｓＸの磁心が予め磁化されている場合の共振電流ＩＬｓＸとを拡大して示す波形図である。図１０においては、可飽和インダクタＬｓＸの磁心が磁化されていない場合の電流ＩＬｓＸが一点鎖線で示され、可飽和インダクタＬｓＸの磁心が予め磁化されている場合の共振電流ＩＬｓＸが実線で示される。
【００９８】
可飽和インダクタＬｓＸの磁心が予め磁化されているとき、その磁化の向きに磁界が生じるように巻線を流れる電流に関しては、閾値電流Ｉｓが低減する（図１０参照）。そのとき低減される量は、可飽和インダクタＬｓＸの磁心の磁化、すなわち補助インダクタＬａに予め流すべき電流量で調節される。特に、電流ＩＬｓＸが閾値電流Ｉｓに達する時点Ｔ２が、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘが実質的に零に達する時点Ｔ１と一致し得る（図１０に示される実線参照）。すなわち、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘの波形と電流ＩＬｓＸの波形との重なりが解消された直後に可飽和インダクタＬｓＸのインダクタンスが低下し、電流ＩＬｓＸの変化が加速される。その結果、主スイッチ素子Ｑ１Ｘのターンオン時のスイッチング損失を十分に低く抑えたまま、モードＩＩ（又はモードＩＶ）の立上りの傾きを向上させることができる。図１０に示されているように、共振電流ＩＬｓＸ（実線）の波形は、立上りが急峻であるとともに、そのピーク電圧値は従来に比して高く、そのピーク電圧値は電源電圧Ｖｓと実質的に等しい値となっている。
【００９９】
電流制御部４Ａにおける可変電流源Ｉｖの電流量は、好ましくは、実際のＰＤＰ駆動装置毎に、更に維持電極駆動部１１と走査電極駆動部１２とで別々に調節できるように構成されている。そのように構成することにより、可飽和インダクタＬｓＸの実際の磁化特性に応じて閾値電流Ｉｓを最適化することが可能となり、実施形態４のプラズマディスプレイ装置におけるＰＤＰ駆動装置は高い信頼性を確保することができる。
【０１００】
《実施形態５》
次に、本発明に係る実施形態５のプラズマディスプレイ装置について添付の図１１を用いて説明する。実施形態５のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態５において、ＰＤＰ駆動装置のパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここでは維持電極駆動部１１のパルス生成部５０１Ｘについて説明し、その他の構成についての説明は省略する。また、実施形態５の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【０１０１】
図１１は、本発明に係る実施形態５のプラズマディスプレイ装置における維持電極駆動部１１の等価回路図である。実施形態５においては、走査電極駆動部１２の回路構成は維持電極駆動部１１の回路構成と全く同様であるので、走査電極駆動部１２の等価回路を省略している。
【０１０２】
実施形態５のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２は、前述の図３に示した実施形態１のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２の構成要素に加えて、二つの補助インダクタＬａ１，Ｌａ２と、保護ダイオードＤｐ１，Ｄｐ２を有する電流制御部４Ｂをそれぞれに設けたものである。その他の構成要素は実施形態１における構成要素と同様である。実施の形態５のプラズマディスプレイ装置の構成は、前述の実施形態４のプラズマディスプレイ装置において補助インダクタＬａに予め流す電流量を調整する方法の変形例である。
【０１０３】
実施形態５における維持電極駆動部１１のパルス生成部５０１Ｘにおいて、補助インダクタＬａ１，Ｌａ２は、いずれも、可飽和インダクタＬｓＸと磁気的に結合するよう構成されている。その磁気結合の極性は、二つの補助インダクタＬａ１，Ｌａ２間で互いに逆である。可飽和インダクタＬｓＸが磁心と巻線とを含むとき、補助インダクタＬａ１，Ｌａ２は、好ましくは、可飽和インダクタＬｓＸと共通の磁心に巻かれた別の巻線を含む。そのとき、補助インダクタＬａ１，Ｌａ２の巻線の極性は互いに逆である。
【０１０４】
維持電極駆動部１１のパルス生成部５０１Ｘにおける電流制御部４Ｂは、好ましくは、二つの保護ダイオードＤｐ１，Ｄｐ２を含む。ハイサイド保護ダイオードＤｐ１はハイサイド補助インダクタＬａ１と直列に接続され、ローサイド保護ダイオードＤｐ２はローサイド補助インダクタＬａ２と直列に接続される。保護ダイオードＤｐ１，Ｄｐ２及び補助インダクタＬａ１，Ｌａ２の各直列体（Ｄｐ１＋Ｌａ１，Ｄｐ２＋Ｌａ２）は、パルス生成部５０１Ｘの出力端子Ｊ１Ｘと電源端子Ｉｎとの間、及び、その出力端子Ｊ１Ｘと接地端子（ＧＮＤ）との間にそれぞれ挿入されている。ハイサイド保護ダイオードＤｐ１は電源端子Ｉｎから出力端子Ｊ１Ｘへ向かう電流−Ｉｓ１を遮断し、ローサイド保護ダイオードＤｐ２は出力端子Ｊ１Ｘから接地端子（ＧＮＤ）へ向かう電流−Ｉｓ２を遮断する。
【０１０５】
モードＩＩまたはモードＩＶの期間において、実際には、モードＩ直後またはモードＩＩＩ直後において、可飽和インダクタＬｓＸとＰＤＰ２０との接続点であるパルス生成部５０１Ｘの出力端子Ｊ１Ｘでは、モードＩ直後に正のサージ電圧Ｓｖが生じ、モードＩＩＩ直後に負のサージ電圧（−Ｓｖ）が生じる。これは、回路の寄生インダクタンスや過飽和インダクタンスの残留インダクタンスの影響による。
モードＩ直後、出力端子Ｊ１Ｘの電位が電源端子Ｉｎの電位Ｖｓを超える瞬間、ハイサイド保護ダイオードＤｐ１が導通するため、出力端子Ｊ１Ｘの電位が電源端子Ｉｎの電位Ｖｓにクランプされる。更に、サージ電流Ｉｓ１が出力端子Ｊ１Ｘからハイサイド補助インダクタＬａ１とハイサイド保護ダイオードＤｐ１との直列体を通って電源端子Ｉｎへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
【０１０６】
モードＩＩＩ直後、出力端子Ｊ１Ｘの電位が接地電位（ＧＮＤ）を下回る瞬間、ローサイド保護ダイオードＤｐ２が導通するため、出力端子Ｊ１Ｘの電位が接地電位（ＧＮＤ）にクランプされる。更に、サージ電流Ｉｓ２が接地端子からローサイド保護ダイオードＤｐ２とローサイド補助インダクタＬａ２との直列体を通って出力端子Ｊ１Ｘへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
【０１０７】
上記のように、保護ダイオードＤｐ１，Ｄｐ２のクランプ作用により、パルス生成部５０１Ｘの出力端子Ｊ１Ｘの電位が接地電位（ＧＮＤ）から電源端子Ｉｎの電位（Ｖｓ）までの範囲内に収まる。従って、特に、パルス生成部５０１Ｘにおける主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘは、過電圧から確実に保護される。
更に、モードＩ直後において、電流Ｉｓ１がハイサイド補助インダクタＬａ１を流れるため、次のモードＩＩＩに先駆けて可飽和インダクタＬｓＸの磁心が磁化される。同様に、モードＩＩＩ直後において、電流Ｉｓ２がローサイド補助インダクタＬａ２を流れるため、次のモードＩに先駆けて可飽和インダクタＬｓＸの磁心が磁化される。
【０１０８】
上記のように可飽和インダクタＬｓＸの磁心が磁化されることにより、可飽和インダクタＬｓＸの閾値電流Ｉｓを調整できるため、前述の実施形態４と同様に、電流ＩＬＸが閾値電流Ｉｓに達すると同時に、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘが実質的に零に達し得る（図１０参照）。その結果、スイッチング損失を十分に低く抑えたまま、モードＩＩ（又はモードＩＶ）の立上り傾きを向上させることができる（図１０に示されるピーク電流値参照）。
【０１０９】
《実施形態６》
次に、本発明に係る実施形態６のプラズマディスプレイ装置について添付の図１２を用いて説明する。実施形態６のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態６において、ＰＤＰ駆動装置のパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここでは維持電極駆動部１１のパルス生成部６０１Ｘについて説明し、その他の構成についての説明は省略する。また、実施形態６の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【０１１０】
図１２は、本発明に係る実施形態６のプラズマディスプレイ装置における維持電極駆動部１１の等価回路図である。実施形態６においては、走査電極駆動部１２の回路構成は維持電極駆動部１１の回路構成と全く同様であるので、走査電極駆動部１２の等価回路を省略している。
実施形態６のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２は、前述の図３に示した実施形態１のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２の構成要素に加えて、補助インダクタＬａを有する電流制御部４Ｃを設けたものである。その他の構成要素は実施形態１における構成要素と同様である。
【０１１１】
図１２に示すように、実施形態６におけるパルス生成部６０１Ｘには、補助インダクタＬａ及びインピーダンス素子Ｒを有する電流制御部４Ｃが設けられている。
補助インダクタＬａは可飽和インダクタＬｓＸと磁気的に結合している。可飽和インダクタＬｓＸが磁心と巻線とを含むとき、補助インダクタＬａは、好ましくは、可飽和インダクタＬｓＸと共通の磁心に巻かれた別の巻線を含む。
【０１１２】
電流制御部４Ｃにおけるインピーダンス素子Ｒは、好ましくは抵抗器であるが、その他の構成としてはコンデンサであっても良い。インピーダンス素子Ｒは補助インダクタＬａと直列に接続されている。インピーダンス素子Ｒと補助インダクタＬａとの直列体は、第１の電力回収部２Ｘにおける第１の回収コンデンサＣＸとパルス生成部６０１ＸにおけるＰＤＰ２０への出力端子Ｊ１Ｘとの間に挿入されている。
【０１１３】
モードＩＩまたはモードＩＶの期間中、パルス生成部６０１Ｘの出力端子Ｊ１Ｘの電位、すなわちＰＤＰ２０の維持電極Ｘの電位ＶＸは、第１の回収コンデンサＣＸの両端電圧Ｖｓ／２の上下で推移する（図５参照）。
【０１１４】
モードＩＩにおいては、維持電極Ｘの電位ＶＸ＝Ｖｓが第１の回収コンデンサＣＸの両端電圧Ｖｓ／２より高く維持される。このため、電流（−Ｉａ）が維持電極Ｘから補助インダクタＬａとインピーダンス素子Ｒとの直列体を通って第１の回収コンデンサＣＸへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
モードＩＶにおいては、維持電極Ｘの電位ＶＸ＝０が第１の回収コンデンサＣＸの両端電圧Ｖｓ／２より低く維持される。このため、電流Ｉａが第１の回収コンデンサＣＸからインピーダンス素子Ｒと補助インダクタＬａとの直列体を通って維持電極Ｘへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
【０１１５】
上記のように、モードＩ及びモードＩＩＩに先駆けて、モードＩＶ及びモードＩＩにおいて、可飽和インダクタＬｓＸの磁心が磁化されるため、可飽和インダクタＬｓＸの閾値電流Ｉｓを調整することができる。従って、前述の実施形態４と同様に、電流ＩＬｓＸが閾値電流Ｉｓに達すると同時に、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘが実質的に零に達し得る（図１０参照）。その結果、主スイッチ素子Ｑ１Ｘのターンオン時のスイッチング損失を十分に低く抑えたまま、モードＩＩ（又はモードＩＶ）の立上りの傾きを向上させることができる（図１０に示されるピーク電流値参照）。
【０１１６】
本発明に係る容量性負荷駆動装置は、上記の各実施形態において説明したように、インダクタのインダクタンスが電流の増大に応じて低下する可飽和インダクタＬｓＸ，ＬｓＹを主スイッチ素子と併用して用いることにより、従来の駆動装置とは異なり、例えばモードＩからモードＩＩに移行する際、パネル容量Ｃｐの両端電圧Ｖｐをすばやくピーク電圧Ｖｓに達することができ、発光効率を向上させることができる。すなわち、本発明に係る容量性負荷駆動装置は、従来の駆動装置とは異なり、スイッチングスピードを向上させて発光効率を向上させることができ、スイッチングロスを低減して回路効率を向上させることができる。また、本発明に係る容量性負荷駆動装置は、可飽和インダクタＬｓＸ，ＬｓＹの特徴であるリンギング防止効果を利用して駆動マージンを向上させることができる。このように、本発明に係る容量性負荷駆動装置がＰＤＰ駆動装置としてプラズマディスプレイ装置に搭載されるとき、ＰＤＰの更なる大画面化と消費電力の更なる削減との両方を達成することができる。
【０１１７】
なお、前記の本発明に係る各実施形態においては、可飽和インダクタＬｓＸ，ＬｓＹを用いた例について説明したが、部分飽和可能な磁心を持つインダクタを可飽和インダクタとして用いることができ、同様の効果を奏する。
【産業上の利用可能性】
【０１１８】
本発明は、壁掛けテレビや大型のモニター等に用いられるプラズマディスプレイパネルを少ない消費電力で駆動することができるため、プラズマディスプレイパネル駆動装置及びプラズマディスプレイ装置における技術として高い利用価値を有する。
【符号の説明】
【０１１９】
１Ｘ，２０１Ｘ，３０１Ｘ，４０１Ｘ，５０１Ｘ，６０１Ｘ 第１のパルス生成部
１Ｙ，２０１Ｘ，３０１Ｘ 第２のパルス生成部
２Ｘ 第１の電力回収部
２Ｙ 第２の電力回収部
４Ａ，４Ｂ，４Ｃ 電流制御部
１０ プラズマディスプレイパネル駆動装置（ＰＤＰ駆動装置）
１１ 維持電極駆動部
１２ 走査電極駆動部
１３ アドレス電極駆動部
２０ プラズマディスプレイパネル（ＰＤＰ）
３０ 制御部
４０ 電源部
Ｑ１Ｘ 第１のハイサイド主スイッチ素子
Ｑ２Ｘ 第１のローサイド主スイッチ素子
Ｑ３Ｘ 第１のハイサイド回収スイッチ素子
Ｑ４Ｘ 第１のローサイド回収スイッチ素子
Ｄ１Ｘ 第１のハイサイドダイオード
Ｄ２Ｘ 第１のローサイドダイオード
ＣＸ 第１の回収コンデンサ
ＬＸ 第１の回収インダクタ
ＬｓＸ 第１の可飽和インダクタ
Ｑ１Ｙ 第２のハイサイド主スイッチ素子
Ｑ２Ｙ 第２のローサイド主スイッチ素子
Ｑ３Ｙ 第２のハイサイド回収スイッチ素子
Ｑ４Ｙ 第２のローサイド回収スイッチ素子
Ｄ１Ｙ 第２のハイサイドダイオード
Ｄ２Ｙ 第２のローサイドダイオード
ＣＹ 第２の回収コンデンサ
ＬＹ 第２の回収インダクタ
ＬｓＹ 第２の可飽和インダクタ
Ｉｎ 電源端子
Ｘ ＰＤＰ２０の維持電極
Ｙ ＰＤＰ２０の走査電極
【技術分野】
【０００１】
本発明は、容量性負荷（例えば、プラズマディスプレイパネル）に対する駆動信号としてのパルス電圧を印加するための駆動装置及びその駆動装置を搭載したプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、気体放電に伴う発光現象を利用した表示装置であり、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。
プラズマディスプレイ装置の表示部分、すなわち、表示パネルであるプラズマディスプレイパネル（以下、ＰＤＰと略称する）は、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範囲に使用されている。
【０００３】
ＡＣ型ＰＤＰは例えば三電極面放電型構造を有している。その構造は、ＰＤＰの背面基板上にアドレス電極（データ電極）がＰＤＰの縦方向に平行に配置されており、ＰＤＰの前面基板下に維持電極と走査電極とが交互に、かつＰＤＰの横方向に平行に配置されている。アドレス電極と走査電極とは一般に、一本ずつ個別に電位を変化させ得る構造を有する。
互いに隣り合う維持電極と走査電極との対である表示電極対、及びアドレス電極との交差点には放電セルが設置される。放電セルの表面には、誘電体で構成された誘電体層、電極と誘電体層とを保護するための保護層、蛍光体を含む蛍光層が設けられている。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対してパルス電圧が印加されるとき、放電セル中では放電が生じる。その放電により、ガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、光が生成される。こうして、放電セルは発光する。
【０００４】
プラズマディスプレイ装置によるテレビ画像の表示方式としては一般に、サブフィールド方式が採用される。サブフィールド方式では、一フィールドが複数のサブフィールドに分けられる。サブフィールドは初期化期間とアドレス期間と放電維持期間とを含む。
初期期間では、初期化パルス電圧が維持電極と走査電極に対して印加されて、全ての放電セルの表面から壁電荷が整えられる。
【０００５】
アドレス期間では、走査パルス電圧が走査電極に対して順次印加される。走査パルス電圧の印加と同時に、信号パルス電圧がアドレス電極に対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点の位置にある放電セルにおいて放電が生じる。その放電により当該放電セルの表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。維持電極と走査電極との間の電圧が極性を反転させるごとに、アドレス期間中に壁電荷が蓄積された放電セルでは、ガス放電と壁電荷の蓄積とが繰り返される。従って、その放電セルでは蛍光体の発光が持続する。放電維持期間の長さは一般にサブフィールドごとに異なるため、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
【０００６】
走査パルス電圧、信号パルス電圧、及び放電維持パルス電圧はそれぞれ、個別のパルス生成部により生成される。特に、アドレス電極に印加される信号パルス電圧については、映像信号に基づいて、例えば印加すべきアドレス電極及びサブフィールドが決定される。その結果、映像信号に対応する映像がＰＤＰ上に再現される。
【０００７】
ＡＣ型ＰＤＰでは放電セルの発光が壁電荷の蓄積を必要とする。このようにＰＤＰは一般に容量性負荷である。また、ＰＤＰにおいては、三電極面放電型構造であるため、多数の電極がＰＤＰ内を縦横に設けられており、かつ互いに近接して配置されている。従って、ＰＤＰは大きな浮遊容量を有している。特に、維持電極と走査電極との間は、大きな浮遊容量（以下、パネル容量という）を持っている。ＰＤＰの維持電極と走査電極とに対して維持パルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗において電力が消費される。その消費電力はＰＤＰの発光には寄与せず、すなわち無効電力である。ＰＤＰのサイズが大きいほど、維持電極及び走査電極が長く、かつ多いため、パネル容量が大きくなる。それため、ＰＤＰの大画面化と省電力化との両立には前記の無効電力の低減が必要不可欠な重要な課題である。
【０００８】
前記の無効電力の削減を目的とするＰＤＰ駆動装置としては、従来、例えば以下のような電力回収回路を含むものが知られる（特許文献１参照）。電力回収回路は、以下に説明する通り、ＰＤＰに対してパルス電圧が印加されるとき、パネル容量の充放電に要する電力を回収する。更に、その回収された電力を別のパルス電圧の印加時、パネル容量の充放電に再利用する。それにより、ＰＤＰの駆動時の損失を低減させるものである。
【０００９】
図１３は、前述したＰＤＰ駆動装置１１０とＰＤＰ２０の等価回路図である。このＰＤＰ駆動装置１１０は、二つの相似なパルス生成部１０１Ｘ，１０１Ｙと、二つの相似な電力回収部１０２Ｘ，１０２Ｙと、を有する。
パルス生成部１０１Ｘ，１０１Ｙは例えばフルブリッジ型インバータを構成する。すなわち、四つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙを含む。主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは、例えばｎチャネル型ＭＯＳＦＥＴである。パルス生成部１０１Ｘ，１０１Ｙの共通の入力端子Ｉｎ（以下、入力端子Ｉｎを電源端子と呼ぶ）に対しては直流電圧Ｖｓが印加される。パルス生成部１０１Ｘ，１０１Ｙの各出力端子Ｊ１Ｘ，Ｊ１Ｙはそれぞれ、ＰＤＰ２０の維持電極Ｘと走査電極Ｙとに接続される。図１３において、ＰＤＰ２０の等価回路はパネル容量Ｃｐでのみ表され、放電セルでの放電時にＰＤＰ２０を流れる電流の経路は省略されている。
【００１０】
第１の電力回収部１０２Ｘは、第１の回収コンデンサＣＸ、第１のハイサイド回収スイッチ素子Ｑ３Ｘ、第１のローサイド回収スイッチ素子Ｑ４Ｘ、第１のハイサイドダイオードＤ１Ｘ、第１のローサイドダイオードＤ２Ｘ、及び第１の回収インダクタＬＸを含む。二つの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘは、例えばｎチャネル型ＭＯＳＦＥＴである。第１のハイサイド回収スイッチ素子Ｑ３Ｘのソースは、第１のハイサイドダイオードＤ１Ｘのアノードへ接続される。第１のハイサイドダイオードＤ１Ｘのカソードは、第１のローサイドダイオードＤ２Ｘのアノードへ接続される。第１のローサイドダイオードＤ２Ｘのカソードは、第１のローサイド回収スイッチ素子Ｑ４Ｘのドレインへ接続される。第１の回収コンデンサＣＸの一端は接地され、他端は第１のハイサイド回収スイッチ素子Ｑ３Ｘのドレインと第１のローサイド回収スイッチ素子Ｑ４Ｘのソースとに接続される。第１の回収インダクタＬＸの一端は第１のパルス生成部１０１Ｘの出力端子Ｊ１Ｘに接続され、他端は第１のハイサイドダイオードＤ１Ｘと第１のローサイドダイオードＤ２Ｘとの間の接続点Ｊ２Ｘに接続される。
第２の電力回収部１０２Ｙの回路構成は、第２の回収インダクタＬＹの一端が第２のパルス生成部１０１Ｙの出力端子Ｊ１Ｙへ接続される点を除き、第１の電力回収部１０２Ｘの回路構成と全く同様である。
【００１１】
回収コンデンサＣＸ，ＣＹそれぞれの容量は、ＰＤＰ２０のパネル容量Ｃｐより十分に大きい値に設定されている。回収コンデンサＣＸ，ＣＹのそれぞれの両端電圧は直流電圧Ｖｓの半値Ｖｓ／２と実質的に等しく維持されている。
【００１２】
パルス生成部１０１Ｘ，１０１Ｙでは、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙとの対、及び第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙとの対が交互にオンオフ動作する。それにより、パネル容量Ｃｐに対する印加電圧（Ｖｐ）の極性が周期的に反転する。すなわち、周期的に交流であるパルス電圧Ｖｐがパネル容量Ｃｐに対して印加される。
パルス電圧Ｖｐの立ち上がりと立ち下がりとではパネル容量Ｃｐが充放電されている。電力回収部１０２Ｘ，１０２Ｙの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙは、パルス電圧Ｖｐの立ち上がりと立ち下がりとに合わせてオンオフ動作する。そのオンオフ動作により、回収インダクタＬＸ，ＬＹのいずれかが同じ電力回収部の回収コンデンサＣＸ又はＣＹに接続される。そのとき、その回収インダクタ（ＬＸ又はＬＹ）がパネル容量Ｃｐと共振する。その共振により、互いに接続される回収コンデンサ（ＣＸ又はＣＹ）とパネル容量Ｃｐとの間で電力が交換される。従って、その共振期間中、ＰＤＰ駆動装置１１０の回路素子、ＰＤＰ２０の維持電極Ｘと走査電極Ｙ、及びリード線のそれぞれの抵抗（図示せず）により消費される電力を抑えている。こうして、ＰＤＰ２０のパネル容量Ｃｐの充放電に起因する無効電力の低減が図られている。
【００１３】
図１４は、二つのパルス生成部１０１Ｘ，１０１Ｙと二つの電力回収部１０２Ｘ，１０２Ｙとの各部分での電圧／電流変化を示す波形図である。
四つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ、及び、四つの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙのそれぞれのゲートに対し、八つの制御信号ＣＴＲＬ１Ｘ，ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙ，ＣＴＲＬ２Ｙ，ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙ，ＣＴＲＬ４Ｙがそれぞれ送出される。それぞれのスイッチ素子（Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ，Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙ）は、受信した制御信号（ＣＴＲＬ１Ｘ，ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙ，ＣＴＲＬ２Ｙ，ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙ，ＣＴＲＬ４Ｙ）に従ってオンオフ動作する。図１４では、制御信号が高電位に遷移する（アサートする）とき、対応するスイッチ素子がオン状態となり、制御信号が低電位に遷移する（ネゲートする）とき、対応するスイッチ素子がオフ状態となる。
【００１４】
パルス生成部１０１Ｘ，１０１Ｙと電力回収部１０２Ｘ，１０２Ｙとにおけるスイッチング動作は、パネル容量Ｃｐに対して印加されるパルス電圧Ｖｐの一周期当たり、次の四つのモードＩ〜ＩＶ（図１４参照）に分けられる。
【００１５】
＜モードＩ＞
モードＩの開始時、ＰＤＰ２０の維持電極Ｘの電位ＶＸは零と実質的に等しく、走査電極Ｙの電位ＶＹは電源端子Ｉｎの電位Ｖｓと実質的に等しい。
モードＩにおいては、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙがオン状態となり、他のスイッチ素子はオフ状態に維持される。このスイッチング動作により、接地端子→第１の回収コンデンサＣＸ→第１のハイサイド回収スイッチ素子Ｑ３Ｘ→第１のハイサイドダイオードＤ１Ｘ→第１の回収インダクタＬＸ→パネル容量Ｃｐ→第２の回収インダクタＬＹ→第２のローサイドダイオードＤ２Ｙ→第２のローサイド回収スイッチ素子Ｑ４Ｙ→第２の回収コンデンサＣＹ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２が印加されて、共振する。共振電流ＩＬＸ＝−ＩＬＹは上記のループにおいて矢印（→）の方向に流れる。この結果、維持電極Ｘの電位ＶＸが上昇し、走査電極Ｙの電位ＶＹが降下する。従って、パネル容量Ｃｐの両端電圧Ｖｐ＝ＶＸ−ＶＹの極性が反転する。共振電流ＩＬＸ＝−ＩＬＹが実質的に零まで減衰したとき、第１のハイサイドダイオードＤ１Ｘと第２のローサイドダイオードＤ２Ｙは逆バイアスとなりオフ状態となる。それと同時に、パネル容量Ｃｐの両端電圧Ｖｐが実質的に正のピーク電圧Ｖｓまで達する。
【００１６】
＜モードＩＩ＞
モードＩＩにおいて、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙはオン状態となり、他のスイッチ素子はそれまでのオン状態又はオフ状態をそのまま維持する。このとき、維持電極Ｘの電位ＶＸは電源端子Ｉｎの電位（Ｖｓ）と実質的に等しい電位に維持され、走査電極Ｙの電位ＶＹは接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）に維持される。従って、パネル容量Ｃｐの両端電圧Ｖｐが正のピーク電圧Ｖｓと実質的に等しい電圧に固定される。ここで、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙにおいては、それらの両端電圧が実質的に零であるためスイッチング損失が生じることがない。
モードＩＩの開始時点から暫くの間はＰＤＰ２０において放電が維持される。その放電期間では、放電電流Ｉｐを維持するための電力が外部から電源端子Ｉｎを通して供給される。このとき、電源端子Ｉｎから供給されて、第１のハイサイド主スイッチ素子Ｑ１Ｘに流れる電流を、図１３において電流Ｉ１Ｘとして示す。
図１４に示すように、モードＩＩにおいては、放電が終了してから所定時間が経過した後、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙがオフ状態となり、続いて、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙがオフ状態となる。
【００１７】
＜モードＩＩＩ＞
モードＩＩＩの開始時、維持電極Ｘの電位ＶＸは電源端子Ｉｎの電位Ｖｓと実質的に等しく、走査電極Ｙの電位ＶＹは接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）である。
モードＩＩＩにおいて、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオン状態となり、他のスイッチ素子はオフ状態に維持される。このスイッチング動作により、接地端子→第２の回収コンデンサＣＹ→第２のハイサイド回収スイッチ素子Ｑ３Ｙ→第２のハイサイドダイオードＤ１Ｙ→第２の回収インダクタＬＹ→パネル容量Ｃｐ→第１の回収インダクタＬＸ→第１のローサイドダイオードＤ２Ｘ→第１のローサイド回収スイッチ素子Ｑ４Ｘ→第１の回収コンデンサＣＸ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２が印加されて、共振する。共振電流−ＩＬＸ＝ＩＬＹは上記のループにおいて矢印（→）の方向に流れる。この結果、維持電極Ｘの電位ＶＸが降下し、走査電極Ｙの電位ＶＹが上昇する。従って、パネル容量Ｃｐの両端電圧Ｖｐ＝ＶＸ−ＶＹの極性が反転する。共振電流−ＩＬＸ＝ＩＬＹが実質的に零まで減衰したとき、第１のローサイドダイオードＤ２Ｘと第２のハイサイドダイオードＤ１Ｙは逆バイアスとなりオフ状態となる。それと同時に、パネル容量Ｃｐの両端電圧Ｖｐが実質的に負のピーク電圧−Ｖｓまで達する。
【００１８】
＜モードＩＶ＞
モードＩＶにおいて、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙはオン状態となり、他のスイッチ素子はそれまでのオン状態又はオフ状態をそのまま維持する。このとき、維持電極Ｘの電位ＶＸが接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）に維持され、走査電極Ｙの電位ＶＹが電源端子Ｉｎの電位（Ｖｓ）と実質的に等しい電位に維持される。従って、パネル容量Ｃｐの両端電圧Ｖｐが負のピーク電圧−Ｖｓと実質的に等しい電圧に固定される。
モードＩＶの開始時点から暫くの間はＰＤＰ２０において放電が維持される。その放電期間では、放電電流Ｉｐを維持するための電力が外部から電源端子Ｉｎを通して供給される。このとき、電源端子Ｉｎから供給されて、第２のハイサイド主スイッチ素子Ｑ１Ｙを流れる電流を、図１３において電流Ｉ１Ｙとして示す。
図１４に示すように、モードＩＶにおいては、放電が終了してから所定時間が経過した後、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオフ状態となり、続いて、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがオフ状態となる。
上記のスイッチング動作を行うことにより、前述のモードＩの開始時の状態となる。
【００１９】
こうして、駆動信号である放電維持パルス電圧の立ち上がり及び立ち下がりでは回収インダクタ（ＬＸ，ＬＹ）がＰＤＰ２０のパネル容量（Ｃｐ）と共振して、回収コンデンサとパネル容量を通じて電力が交換されている。すなわち、従来のＰＤＰ駆動回路では、放電維持パルス電圧の印加時、パネル容量の充放電時において生じる無効電力の低減が図られている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開昭６３−１０１８９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
前述した従来のＰＤＰ駆動装置のような容量性負荷駆動装置は、モードＩからモードＩＩ（又はモードＩＩＩからモードＩＶ）に移行する際、パネル容量Ｃｐの両端電圧Ｖｐがピーク電圧Ｖｓ（−Ｖｓ）に速く達する程、パネル容量Ｃｐの両端電圧Ｖｐを高い状態で維持放電することができ、発光効率を向上させることができる。しかしながら、パネル容量Ｃｐの両端電圧Ｖｐがピーク電圧Ｖｓ（−Ｖｓ）に速く達する程、すなわち、立ち上がりの傾きが急峻である程、スイッチ素子のターンオン時（オフ状態からオン状態への遷移時）においては、次のようなスイッチング損失が生じて、回路損失が著しく悪化するという問題を有する。下記にスイッチング損失が生じる理由について詳述する。
【００２２】
図１５は、モードＩからモードＩＩへの過渡期間における第１のハイサイド主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘと電流Ｉ１Ｘとの変化を示す拡大波形図である。図１５では、実線が電流Ｉ１Ｘを示し、破線が両端電圧Ｖ１Ｘを示す。モードＩからモードＩＩへの過渡期間では、両端電圧Ｖ１Ｘが十分に高い状態で第１のハイサイド主スイッチ素子Ｑ１Ｘがターンオン動作を行う。その結果、両端電圧Ｖ１Ｘの波形が電流Ｉ１Ｘの波形と重なる（図１５に示される斜線部分参照）。その重なりが生じる期間では、第１のハイサイド主スイッチ素子Ｑ１Ｘに電力損失（例えば、熱の放散）が生じ、スイッチング損失となる。同様なスイッチング損失は、モードＩＩＩからモードＩＶへの過渡期間の第２のハイサイド主スイッチ素子Ｑ１Ｙにおいても生じている。
【００２３】
主スイッチ素子Ｑ１Ｘ，Ｑ１Ｙのターンオン時のスイッチング損失は、ＰＤＰ駆動装置の回路効率を低下させ好ましいものではない。ここで、回路効率とは、結果的に回収電力が再利用される割合を言う。このスイッチング損失を低減させるには、例えば、モードＩの期間を長くして、モードＩからモードＩＩへの移行時の主スイッチ素子Ｑ１Ｘの両端間の電位差を小さくすれば良い。しかしながら、パネル容量Ｃｐの両端電圧Ｖｐの立上りがは回収インダクタＬＸ，ＬＹに制限されて、両端電圧Ｖｐがすばやくピーク電圧値（Ｖｓ）に達することができないため、維持放電の発光効率は低下する。
【００２４】
また、従来のＰＤＰ駆動装置においては、放電維持パルス電圧の立上りの傾き、すなわち、パネル容量Ｃｐへ供給する電流は、第１のハイサイド主スイッチ素子Ｑ１Ｘのオンスピード（スイッチング動作のオフ状態からオン状態になるまでの時間）によって制限されている。さらに、従来のＰＤＰ駆動装置は、パネル容量Ｃｐの両端電圧Ｖｐがピーク電圧Ｖｓに速く達する程、パネル内部にリンギングが発生して壁電荷が安定して蓄積されなくなり、駆動許容範囲を示す駆動マージンが減少するという課題も有する。
【００２５】
本発明は、従来のＰＤＰ駆動装置における上記の課題を解決するものであり、容量性負荷である表示パネルを高い効率で駆動するため、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することが可能な容量性負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明に係る第１の態様の容量性負荷駆動装置は、負荷容量を有する表示パネルと、前記表示パネルに電力を供給する電力供給源と、前記表示パネルに前記電力供給源からの電力の供給／遮断を行うスイッチング部と、飽和可能な磁心を持つ可飽和インダクタとを有し、
前記表示パネルに電力を供給するとき、前記表示パネルと、前記電力供給源と、前記スイッチング部と、前記可飽和インダクタとを、電気的に接続状態とするよう構成されている。このように構成された本発明に係る第１の態様の容量性負荷駆動装置は、容量性負荷である表示パネルを高い効率で駆動するために、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することができる。
【００２７】
本発明に係る第２の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタは、前記表示パネルの充放電電流が閾値電流より小さいとき、所定のインダクタンスを示し、前記充放電電流が前記閾値電流を超えたとき、インダクタンスが急激に低下するよう構成してもよい。
【００２８】
本発明に係る第３の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタを、前記電力供給源と、前記スイッチング部との間に設けてもよい。
【００２９】
本発明に係る第４の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタを、前記表示パネルと、前記スイッチング部との間に設けてもよい。
【００３０】
本発明に係る第５の態様の容量性負荷駆動装置は、前記の第１の態様の前記可飽和インダクタと磁気的に結合する補助インダクタに流れる電流を制御する電流制御部を更に有する構成としてもよい。
【００３１】
本発明に係る第６の態様の容量性負荷駆動装置は、前記の第５の態様の前記電流制御部が、前記補助インダクタに接続される可変電流源を含む構成としてもよい。
【００３２】
本発明に係る第７の態様の容量性負荷駆動装置は、前記の第５の態様の前記電流制御部が、保護ダイオードを含み、前記表示パネルと前記電源端子若しくは前記表示パネルと前記接地端子との間に前記補助インダクタと前記保護ダイオードが直列に接続された構成としてもよい。
【００３３】
本発明に係る第８の態様の容量性負荷駆動装置は、前記の第５の態様の前記電流制御部が、前記表示パネルの出力端子を前記電力供給源に接続するインピーダンス素子を含み、前記補助インダクタが前記インピーダンス素子に直列に接続される構成としてもよい。
【００３４】
本発明に係る第９の態様の容量性負荷駆動装置は、前記の第５の態様の前記表示パネルの負荷容量に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記表示パネルの電極に供給する電力回収回路を、更に備え、
前記電流制御部が、インピーダンス素子を含み、前記表示パネルと前記回収コンデンサとの間に前記補助インダクタと前記インピーダンス素子が直列に接続された構成としてもよい。
【００３５】
本発明に係る第１０の態様のプラズマディスプレイ装置は、プラズマディスプレイパネルと、プラズマディスプレイパネル駆動回路として用いられる前記の第１の態様乃至第８の態様に記載の容量性負荷駆動装置とを含む。このように構成された本発明に係る第９の態様のプラズマディスプレイ装置は、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することができ、プラズマディスプレイパネルを高い回路効率で駆動することができる。
【発明の効果】
【００３６】
本発明によれば、容量性負荷を高い効率で駆動するために、表示パネルに対して急峻な電圧を印加しつつ、スイッチング損失及びリンギングを抑制することができる容量性負荷駆動装置及びその容量性負荷駆動装置を用いたプラズマディスプレイ装置を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る実施形態１のプラズマディスプレイ装置の構成を示すブロック図である。
【図２】本発明に係る実施形態１におけるＡＣ型のプラズマディスプレイパネル（ＰＤＰ）の三電極面放電型構造を示す斜視図である。
【図３】本発明に係る実施形態１における維持電極駆動部、走査電極駆動部及びＰＤＰの等価回路図である。
【図４】本発明に係る実施形態１におけるインダクタ（ＬｓＸ，ＬｓＹ）の直流電流重畳特性を示すグラフである。
【図５】本発明に係る実施形態１におけるプラズマディスプレイパネル駆動装置の各部における電圧／電流変化を示す波形図である。
【図６】図５に示されるモードＩからモードＩＩにおける主スイッチ素子（Ｑ１Ｘ）の両端電圧（Ｖ１Ｘ）と電流（Ｉ１Ｘ）との変化を拡大して示した波形図である。
【図７】本発明に係る実施形態２のプラズマディスプレイ装置における維持電極駆動部、走査電極駆動部及びＰＤＰの等価回路図である。
【図８】本発明に係る実施形態３のプラズマディスプレイ装置における維持電極駆動部、走査電極駆動部及びＰＤＰの等価回路図である。
【図９】本発明に係る実施形態４のプラズマディスプレイ装置における維持電極駆動部の等価回路図である。
【図１０】本発明に係る実施形態４におけるプラズマディスプレイパネル駆動装置において、モードＩからモードＩＩへの過渡期間のスイッチ素子（Ｑ１Ｘ）の両端電圧（Ｖ１Ｘ）と電流（ＩＬｓＸ）との変化を拡大して示した波形図である。
【図１１】本発明に係る実施形態５のプラズマディスプレイ装置における維持電極駆動部の等価回路図である。
【図１２】本発明に係る実施形態６のプラズマディスプレイ装置における維持電極駆動部の等価回路図である。
【図１３】従来のプラズマディスプレイパネル駆動装置とプラズマディスプレイパネルの等価回路図である。
【図１４】従来のプラズマディスプレイパネル駆動装置の各部における電圧／電流変化を示す波形図である。
【図１５】従来のプラズマディスプレイパネル駆動装置において、モードＩからモードＩＩへの過渡期間のスイッチ素子（Ｑ１Ｘ）の両端電圧（Ｖ１Ｘ）と電流（Ｉ１Ｘ）との変化を拡大して示す波形図である。
【発明を実施するための形態】
【００３８】
本発明を実施するための形態について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、及び効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されるものではない。さらに、オン状態／オフ状態により表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施形態は、ハードウェア及び／又はソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００３９】
《実施形態１》
以下、本発明に係る実施形態１のプラズマディスプレイ装置について添付の図１から図６を用いて説明する。
図１は、本発明に係る実施形態１のプラズマディスプレイ装置の構成を示すブロック図である。図１に示すように、実施形態１のプラズマディスプレイ装置は、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）１０、プラズマディスプレイパネル（以下、ＰＤＰと略称）２０、制御部３０、及び電源部４０を有する。
電源部４０は、外部の商用交流電源ＡＣからの交流電力を直流電力へ変換し、その直流電力をＰＤＰ駆動装置１０に供給する。電源部４０は、特に、ＰＤＰ駆動装置１０への出力電圧を所定の直流電圧Ｖｓに維持している。
【００４０】
ＰＤＰ２０は、好ましくはＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ２０の背面基板上には複数のアドレス電極（データ電極）Ａ１，Ａ２，Ａ３，・・・がＰＤＰ２０の縦方向にストライプ状に並設される。ＰＤＰ２０の前面基板には維持電極Ｘ１，Ｘ２，Ｘ３，・・・、及び走査電極Ｙ１，Ｙ２，Ｙ３，・・・が対（表示電極対）となって交互に配置され、かつＰＤＰ２０の横方向にストライプ状に並設されている。アドレス電極Ａ１，Ａ２，Ａ３，・・・、及び走査電極Ｙ１，Ｙ２，Ｙ３，・・・は、一本ずつ個別に電位を変化させ得るよう構成されている。
【００４１】
図２は、ＡＣ型ＰＤＰ２０の三電極面放電型構造を示す斜視図であり、維持電極Ｘｎ（ｎ＝１，２，３，・・・）と走査電極Ｙｎ（ｎ＝１，２，３，・・・）、及びアドレス電極Ａｎ（ｎ＝１，２，３，・・・）の一部を例示として示している。以下、図２を用いて実施形態１のプラズマディスプレイ装置のＰＤＰ２０の一部の構造について説明するが、ＰＤＰ２０の全体としては図２に示す構造と同様の構造が連続して構成されている。
前面基板２１は光透過性のガラス製である。維持電極Ｘｎと走査電極Ｙｎとは透明電極である。これらの維持電極Ｘｎと走査電極Ｙｎは誘電体層２７に埋設され、保護層２２により覆われている。背面基板２３はガラス製である。維持電極Ｘｎと走査電極Ｙｎの配設方向と直交するアドレス電極Ａｎは、背面基板２３上の誘電体層２６に埋め込まれている。アドレス電極Ａｎの上には隔壁（リブ）２４がアドレス電極Ａｎの配設方向と平行にストライプ状に形成されている。隔壁２４の壁面及び隔壁間の誘電体層２６の表面は蛍光層２５で覆われている。隔壁２４で仕切られる前面基板２１と背面基板２３との間の空間（放電セル）にはガスが封入されている。
【００４２】
上記のように構成されたＰＤＰ２０においては、維持電極Ｘ１，Ｘ２，Ｘ３，・・・と走査電極Ｙ１，Ｙ２，Ｙ３，・・・の対（表示電極対）、及びアドレス電極Ａ１，Ａ２，Ａ３，・・・から選択された各電極、例えば、維持電極Ｘ２と走査電極Ｙ２との対（表示電極対）、及びアドレス電極Ａ２のそれぞれに対して、所定のパルス電圧が印加される。そのとき、所定のパルス電圧が印加されたそれぞれの電極の交差点に位置する放電セルＰ（例えば、図１に示される斜線部、及び図２参照）では放電が生じて、ガス分子が電離し、紫外線を発する。その紫外線が放電セルＰの蛍光層２５中の蛍光体を励起して、光を生成する。このように光が生成されて、放電セルＰは発光する。
【００４３】
図１に示したように、ＰＤＰ駆動装置１０は、維持電極駆動部１１、走査電極駆動部１２、及びアドレス電極駆動部１３を有して構成されている。
維持電極駆動部１１の入力端子Ｉｎは、電源部４０に接続されている。維持電極駆動部１１の出力端子の一方は、ＰＤＰ２０の維持電極Ｘ１，Ｘ２，Ｘ３，・・・に接続され、他方は接地されている。維持電極駆動部１１は、電源部４０から印加された直流電圧Ｖｓをパルス電圧に変換し、各維持電極Ｘ１，Ｘ２，Ｘ３，・・・に対して形成されたパルス電圧を同時に印加する。
【００４４】
走査電極駆動部１２の入力端子は、維持電極駆動部１１を介して電源部４０に接続されている。走査電極駆動部１２の出力端子のそれぞれは、ＰＤＰ２０の走査電極Ｙ１，Ｙ２，Ｙ３，・・・のそれぞれに接続されている。走査電極駆動部１２は、電源部４０から印加された直流電圧Ｖｓをパルス電圧に変換し、それぞれの走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して形成されたパルス電圧を個別に印加する。
アドレス電極駆動部１３はＰＤＰ２０のアドレス電極Ａ１，Ａ２，Ａ３，・・・に接続されている。アドレス電極駆動部１３は信号パルス電圧を生成し、アドレス電極Ａ１，Ａ２，Ａ３，・・・の中から選択された電極に対して生成された信号パルス電圧を印加する。
【００４５】
例えば、日本のテレビ放送では、画像が一フィールドずつ、１／６０秒（＝約１６．７ｍｓｅｃ）間隔で送られる。それにより、一フィールド当たりの表示時間は一定である。一方、プラズマディスプレイではテレビ画像の表示方式として一般に、サブフィールド方式が採用される。その方式では、フィールドがそれぞれ、複数のサブフィールドに分けられる。サブフィールドは次の三つの期間、初期化期間、アドレス期間（書込み期間）、及び放電維持期間を順に含む。ＰＤＰ２０にはそれら三つの期間ごとに異なるパルス電圧が、次のように印加される。
【００４６】
初期化期間では、初期化パルス電圧が維持電極Ｘ１，Ｘ２，Ｘ３，・・・と走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して印加される。それにより、全ての放電セルの表面から壁電荷が整えられる。アドレス期間では、走査電極駆動部１２が走査パルス電圧を、走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して順次印加する。走査パルス電圧の印加と同時に、アドレス電極駆動部１３は信号パルス電圧を、アドレス電極Ａ１，Ａ２，Ａ３，・・・に対して印加する。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づいて選択される。走査パルス電圧が走査電極の一つに対して印加され、かつ信号パルス電圧がアドレス電極の一つに対して印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電により、その放電セル表面には壁電荷が蓄積される。
【００４７】
放電維持期間では、維持電極駆動部１１が放電維持パルス電圧を維持電極Ｘ１，Ｘ２，Ｘ３，・・・に対して印加し、走査電極駆動部１２が放電維持パルス電圧を走査電極Ｙ１，Ｙ２，Ｙ３，・・・に対して印加する。維持電極駆動部１１と走査電極駆動部１２とは逆位相で同じ周期で周期的に動作する。それにより、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。維持電極と走査電極との間の電圧が極性を反転させるごとに、アドレス期間中に壁電荷が蓄積された放電セルではガス放電と壁電荷の蓄積とが繰り返される。従って、放電維持期間中、その放電セルでは蛍光体の発光が持続する。
なお、実施形態１において、放電維持パルス電圧は、維持電極と走査電極とに対して交互に、かつ周期的に印加される例で説明するが、維持電極と走査電極のそれぞれに印加される放電維持パルス電圧の波形においては、重複する領域があってもよい。
【００４８】
維持電極駆動部１１、走査電極駆動部１２、及びアドレス電極駆動部１３のそれぞれは、パルス生成部として、好ましくはスイッチングインバータを含む。制御部３０はそれらのパルス生成部に対してスイッチング制御を行う。制御部３０によるスイッチング制御により、維持電極駆動部１１、走査電極駆動部１２、及びアドレス電極駆動部１３の各パルス生成部において放電維持パルス電圧、走査パルス電圧、及び信号パルス電圧が、所定の波形及びタイミングでそれぞれ生成される。好ましくは、制御部３０が、外部から入力される映像信号に基づき、信号パルス電圧が印加されるべきアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ２０には映像信号に対応する映像が再現される。
【００４９】
図３は、放電維持期間における、維持電極駆動部１１、走査電極駆動部１２、及びＰＤＰ２０の等価回路図である。維持電極駆動部１１は、第１のパルス生成部１Ｘと第１の電力回収部２Ｘとを有する。走査電極駆動部１２は、第２のパルス生成部１Ｙと第２の電力回収部２Ｙとを有する。
【００５０】
第１のパルス生成部１Ｘは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘの直列回路を含む。同様に、第２のパルス生成部１Ｙは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｙ，Ｑ２Ｙの直列回路を含む。それらの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは、好ましくはｎチャネル型ＭＯＳＦＥＴである。パルス生成部１Ｘ，１Ｙの共通の入力端子Ｉｎに対しては電源部４０（図１参照）から直流電圧Ｖｓが印加される。以下、入力端子Ｉｎを電源端子という。
【００５１】
実施形態１のＰＤＰ駆動装置において、第１のパルス生成部１Ｘには、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの直列回路、及び可飽和インダクタＬｓＸが設けられている。可飽和インダクタＬｓＸの一端は、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点Ｊ３Ｘに接続されており、可飽和インダクタＬｓＸの他端は、第１のパルス生成部１Ｘの出力端子Ｊ１Ｘに接続されている。第１のハイサイド主スイッチ素子Ｑ１Ｘのドレインは電源端子Ｉｎに接続され、第１のハイサイド主スイッチ素子Ｑ１Ｘのソースは第１のローサイド主スイッチ素子Ｑ２Ｘのドレインに接続されている。第１のローサイド主スイッチ素子Ｑ２Ｘのソースは接地されている。
【００５２】
第２のパルス生成部１Ｙには、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの直列回路、及び可飽和インダクタＬｓＹが設けられている。可飽和インダクタＬｓＹの一端は、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点Ｊ３Ｙに接続されており、可飽和インダクタＬｓＹの他端は、第２のパルス生成部１Ｙの出力端子Ｊ１Ｙに接続されている。第２のハイサイド主スイッチ素子Ｑ１Ｙのドレインは電源端子Ｉｎに接続され、第２のハイサイド主スイッチ素子Ｑ１Ｙのソースは第２のローサイド主スイッチ素子Ｑ２Ｙのドレインに接続されている。第２のローサイド主スイッチ素子Ｑ２Ｙのソースは接地されている。
【００５３】
第１のパルス生成部１Ｘの出力端子Ｊ１Ｘは、ＰＤＰ２０の維持電極Ｘに接続されている。また、第２のパルス生成部１Ｙの出力端子Ｊ１Ｙは、ＰＤＰ２０の走査電極Ｙに接続されている。ここで、ＰＤＰ２０の等価回路はパネル容量Ｃｐでのみ表されており、放電セルでの放電時にＰＤＰ２０を流れる電流の経路における容量等は省略されている。
【００５４】
第１の電力回収部２Ｘは、第１の回収コンデンサＣＸ、第１のハイサイド回収スイッチ素子Ｑ３Ｘ、第１のローサイド回収スイッチ素子Ｑ４Ｘ、第１のハイサイドダイオードＤ１Ｘ、第１のローサイドダイオードＤ２Ｘ、及び第１の回収インダクタＬＸを含む。二つの回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘは、例えばｎチャネル型ＭＯＳＦＥＴである。第１のハイサイド回収スイッチ素子Ｑ３Ｘのソースは第１のハイサイドダイオードＤ１Ｘのアノードに接続される。第１のハイサイドダイオードＤ１Ｘのカソードは第１のローサイドダイオードＤ２Ｘのアノードに接続される。第１のローサイドダイオードＤ２Ｘのカソードは第１のローサイド回収スイッチ素子Ｑ４Ｘのドレインに接続される。第１の回収コンデンサＣＸの一端は接地され、他端は第１のハイサイド回収スイッチ素子Ｑ３Ｘのドレインと第１のローサイド回収スイッチ素子Ｑ４Ｘのソースとに接続される。第１の回収コンデンサＣＸの容量（１〜１００μＦ程度）はＰＤＰ２０のパネル容量Ｃｐ（０．０１〜１μＦ程度）より十分に大きい値に設定されている。第１の回収コンデンサＣＸの両端電圧は直流電圧Ｖｓの半値Ｖｓ／２と実質的に等しく維持される。第１の回収インダクタＬＸの一端は第１のパルス生成部１Ｘの出力端子Ｊ１Ｘに接続され、他端は第１のハイサイドダイオードＤ１Ｘと第１のローサイドダイオードＤ２Ｘとの間の接続点Ｊ２Ｘに接続されている。
【００５５】
第２の電力回収部２Ｙの回路構成は、第２の回収インダクタＬＹの一端が第２のパルス生成部１Ｙの出力端子Ｊ１Ｙへ接続される点を除き、以下に説明するように、前述の第１の電力回収部２Ｘの回路構成と同様である。
【００５６】
第２の電力回収部２Ｙは、第２の回収コンデンサＣＹ、第２のハイサイド回収スイッチ素子Ｑ３Ｙ、第２のローサイド回収スイッチ素子Ｑ４Ｙ、第２のハイサイドダイオードＤ１Ｙ、第２のローサイドダイオードＤ２Ｙ、及び第２の回収インダクタＬＹを含む。二つの回収スイッチ素子Ｑ３Ｙ，Ｑ４Ｙは、例えばｎチャネル型ＭＯＳＦＥＴである。第２のハイサイド回収スイッチ素子Ｑ３Ｙのソースは第２のハイサイドダイオードＤ１Ｙのアノードに接続される。第２のハイサイドダイオードＤ１Ｙのカソードは第２のローサイドダイオードＤ２Ｙのアノードに接続される。第２のローサイドダイオードＤ２Ｙのカソードは第２のローサイド回収スイッチ素子Ｑ４Ｙのドレインに接続される。第２の回収コンデンサＣＹの一端は接地され、他端は第２のハイサイド回収スイッチ素子Ｑ３Ｙのドレインと第２のローサイド回収スイッチ素子Ｑ４Ｙのソースとに接続される。第２の回収コンデンサＣＹの容量（１〜１００μＦ程度）はＰＤＰ２０のパネル容量Ｃｐ（０．０１〜１μＦ程度）より十分に大きい値に設定されている。第２の回収コンデンサＣＹの両端電圧は直流電圧Ｖｓの半値Ｖｓ／２と実質的に等しく維持される。第２の回収インダクタＬＹの一端は第２のパルス生成部１Ｙの出力端子Ｊ１Ｙに接続され、他端は第２のハイサイドダイオードＤ１Ｙと第２のローサイドダイオードＤ２Ｙとの間の接続点Ｊ２Ｙに接続されている。
【００５７】
本発明に係る実施形態１のＰＤＰ駆動装置１０において、パルス生成部１Ｘ，１Ｙに設けられている可飽和インダクタＬｓＸ，ＬｓＹは、それぞれが次のような特性を有する。
図４は、それぞれの可飽和インダクタＬｓＸ，ＬｓＹの直流電流重畳特性を示すグラフである。図４において、縦軸は可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬを示し、横軸は直流重畳電流Ｉｂを示す。
【００５８】
可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬは直流重畳電流Ｉｂに依存し、次のように変化する。直流重畳電流Ｉｂが所定の飽和電流Ｉｓより小さいとき（０＜Ｉｂ＜Ｉｓ）、インダクタンスＬは、直流重畳電流Ｉｂが零と等しいときのインダクタンスＬ０（以下、初期インダクタンスという）と実質的に等しい値（Ｌ≒Ｌ０）推移する。直流重畳電流Ｉｂが飽和電流Ｉｓより大きいとき（Ｉｓ＜Ｉｂ）、インダクタンスＬはインダクタンスＬ０付近から急激に低下し、零付近と実質的に等しい値（Ｌ≒０）となる。なお、初期インダクタンスＬ０は少なくとも飽和時のインダクタンスの２倍以上であり、一般的に１０００倍以上である。また、各可飽和インダクタＬｓＸ，ＬｓＹに流れる電流ＩＬｓＸ，ＩＬｓＹのピークは、インダクタＬＸ，ＬＹの飽和電流Ｉｓより十分に小さい。
可飽和インダクタＬｓＸ，ＬｓＹとしては、例えば、アモルファスコアを有して構成される。このように可飽和インダクタＬｓＸ，ＬｓＹが構成されたとき、図４に示したような直流電流重畳特性が容易に実現される。
【００５９】
制御部３０（図１参照）は、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ、及び、回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙのそれぞれのゲートに対して、所定の制御信号を送出する。制御部３０からの所定の制御信号により、それぞれのスイッチ素子は次のようにオンオフ制御される。
制御部３０は、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙとの対、及び、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙとの対を所定の周期（例えば数百ｋＨｚ）で交互にオンオフ動作させる。そのオンオフ動作により、パネル容量Ｃｐに対する印加電圧（Ｖｐ）の極性が周期的に反転する。すなわち、一定周期の交流パルス電圧Ｖｐがパネル容量Ｃｐに対して印加される。
【００６０】
制御部３０は、更に、パルス電圧Ｖｐの立ち上がりにおいて、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙとをオン状態とし、パルス電圧Ｖｐの立ち下がりにおいては第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙとをオン状態とする。それにより、回収インダクタＬＸ，ＬＹは、回収コンデンサＣＸ，ＣＹに接続されて、それぞれの回収コンデンサＣＸ，ＣＹの電圧Ｖｓ／２によりパネル容量Ｃｐと共振する。
【００６１】
図５は、パルス生成部１Ｘ，１Ｙと電力回収部２Ｘ，２Ｙの各部における電圧／電流変化を示す波形図である。
制御部３０により主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙと回収スイッチ素子Ｑ３Ｘ，Ｑ４Ｘ，Ｑ３Ｙ，Ｑ４Ｙとのそれぞれのゲートに対して送出される八つの制御信号をそれぞれ、ＣＴＲＬ１Ｘ，ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙ，ＣＴＲＬ２Ｙ，ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙ，ＣＴＲＬ４Ｙとする。それぞれのスイッチ素子は受信した制御信号に従ってオンオフ動作を行う。図５において、制御信号が高電位に遷移するとき（アサートするとき）、対応するスイッチ素子がオン状態となり、制御信号が低電位に遷移するとき（ネゲートするとき）、対応するスイッチ素子がオフ状態となる。
【００６２】
パルス生成部１Ｘ，１Ｙと電力回収部２Ｘ，２Ｙにおけるスイッチング動作は、パルス電圧Ｖｐの一周期当たり次の四つのモードＩ〜ＩＶ（図５参照）に分けられる。
【００６３】
＜モードＩ＞
モードＩの開始時、ＰＤＰ２０の維持電極Ｘの電位ＶＸは零と実質的に等しく、走査電極Ｙの電位ＶＹは電源端子Ｉｎの電位Ｖｓと実質的に等しい。
制御部３０は、制御信号ＣＴＲＬ３Ｘ，ＣＴＲＬ４Ｙをアサートする。それにより、第１のハイサイド回収スイッチ素子Ｑ３Ｘと第２のローサイド回収スイッチ素子Ｑ４Ｙとがオン状態となる。このとき、他のスイッチ素子はオフ状態に維持される。モードＩにおけるスイッチング動作により、接地端子→第１の回収コンデンサＣＸ→第１のハイサイド回収スイッチ素子Ｑ３Ｘ→第１のハイサイドダイオードＤ１Ｘ→第１の回収インダクタＬＸ→パネル容量Ｃｐ→第２の回収インダクタＬＹ→第２のローサイドダイオードＤ２Ｙ→第２のローサイド回収スイッチ素子Ｑ４Ｙ→第２の回収コンデンサＣＹ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２を印加され、共振する。その共振電流ＩＬＸ＝−ＩＬＹは上記のループにおける矢印（→）の向きに流れる。この結果、パネル容量Ｃｐの両端電圧Ｖｐが正の電圧に引き上げられる。
【００６４】
＜モードＩＩ＞
モードＩＩにおいては、第１のハイサイド主スイッチ素子Ｑ１Ｘと第２のローサイド主スイッチ素子Ｑ２Ｙとがオン状態となる。そのとき、接続点Ｊ３Ｘの電位が電源端子Ｉｎの電位Ｖｓと実質的に等しくクランプされ、走査電極Ｙの電位ＶＹが接地電位（ＧＮＤ）と実質的に等しい電位（≒０）にクランプされる。従って、可飽和インダクタＬｓＸ，ＬｓＹに正のピーク電圧値（Ｖｓ）が印加される。
【００６５】
図６は、モードＩからモードＩＩへの過渡期（図５参照）における、第１のハイサイド主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘと、可飽和インダクタ電圧ＶＬｓＸ＋ＶＬｓＹと、電流Ｉ１Ｘ（＝電流ＩＬｓＸ、電流ＩＬｓＹ）との変化を拡大して示した波形図である。図６では、一点鎖線が電圧ＶＬｓＸ＋ＶＬｓＹを示し、実線が電流Ｉ１Ｘを示し、破線が両端電圧Ｖ１Ｘを示す。
【００６６】
モードＩの終了時点においては、第２のローサイド主スイッチ素子Ｑ２Ｙがターンオンしており、モードＩＩの開始時点Ｔ０から、第１のハイサイド主スイッチ素子Ｑ１Ｘがターンオン動作を開始する。それにより、電圧Ｖ１Ｘがピーク値Ｖｓから降下し始める。それと同時に、電流Ｉ１Ｘが可飽和インダクタＬｓＸ，ＬｓＹを流れ始める。時点Ｔ１では、第１のハイサイド主スイッチ素子Ｑ１Ｘがターンオン動作を終え、電圧Ｖ１Ｘがピーク電圧値（Ｖｓ）から実質的に零まで降下する。時点Ｔ２では、電流Ｉ１Ｘが飽和電流Ｉｓに達するので、可飽和インダクタＬｓＸ，ＬｓＹの磁心が飽和状態に遷移する。
【００６７】
時点Ｔ０から時点Ｔ２までの期間では、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬが初期インダクタンスＬ０と実質的に等しく、十分に高いため（図４参照）、電流Ｉ１Ｘの増大が十分に緩やかである。特に、時点Ｔ０から時点Ｔ２までの期間は、第１のハイサイド主スイッチ素子Ｑ１Ｘのターンオン時間（Ｔ１−Ｔ０）より長く設定されている。それにより、電流Ｉ１Ｘが十分に小さい間に、第１のハイサイド主スイッチ素子Ｑ１Ｘの電圧Ｖ１Ｘが実質的に零まで低下する。従って、第１のハイサイド主スイッチ素子Ｑ１Ｘの電圧Ｖ１Ｘの波形が電流Ｉ１Ｘの波形と重なる期間（Ｔ０〜Ｔ１）では、第１のハイサイド主スイッチ素子Ｑ１Ｘに電力損失（例えば、熱の放散）が生じ、スイッチング損失となる（図６に示される斜線部分参照）。しかし、この電圧Ｖ１Ｘと電流Ｉ１Ｘとの積で示される電力損失、すなわちスイッチング損失は十分に小さいものとなっている。
【００６８】
時点Ｔ２以降においては、可飽和インダクタＬｓＸ，ＬｓＹの磁心が飽和状態を維持するため、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬが実質的に零まで低下する（図４参照）。従って、可飽和インダクタＬｓＸ，ＬｓＹにおいては、電流Ｉ１Ｘの変化が加速されて、速やかに電流が流れ、電流Ｉ１Ｘは時点Ｔ３でピークに達した後、時点Ｔ４において実質的に零まで減衰する。そして、パネル容量Ｃｐの両端電圧Ｖｐは実質的に正のピーク電圧値（Ｖｓ）まで達する。
【００６９】
第１のハイサイド主スイッチ素子Ｑ１Ｘに限らず、電力用半導体素子のターンオン時間は１００ｎｓ以上と長いため、電流Ｉ１Ｘのピーク電流を制限するという問題がある。しかし、可飽和インダクタＬｓＸ，ＬｓＹの磁心が未飽和状態から飽和状態に遷移する時間は数ｎｓ程であるため、第１のハイサイド主スイッチ素子Ｑ１Ｘのターンオン動作に制限されずに、電流Ｉ１Ｘのピーク電流を大きくすることができる。従って、実施形態１のＰＤＰ駆動装置１０においては、モードＩＩにおける時点Ｔ２から時点Ｔ３までの時間（Ｔ３−Ｔ２）、すなわち、立ち上がりに要する時間を短くしつつ、第１のハイサイド主スイッチ素子Ｑ１Ｘのターンオン時のスイッチング損失を低減することができる。
【００７０】
また、パネル容量Ｃｐの両端電圧Ｖｐをすばやくピーク電圧Ｖｓに達するようにすると、パネル容量Ｃｐの両端電圧Ｖｐにはリンギングが発生するという問題がある。維持放電期間中にリンギングが発生すると維持放電が不安定になり、維持放電が続かなくなる現象が発生して、駆動マージンが減少する。リンギングは電流が正負交互に振動することで発生するが、可飽和インダクタは閾値電流Ｉｓ以下のときにインダクタンスが増大するため、電流が正から負（又は負から正）振動することを抑制する。従って、実施形態１のＰＤＰ駆動装置１０においては、リンギングを抑制し、駆動マージンを向上させることができる構成である。
【００７１】
その後、パネル容量Ｃｐの両端電圧Ｖｐが正のピーク電圧値（Ｖｓ）と実質的に等しい電圧にクランプされ、しばらくはＰＤＰ２０で放電が発生する。その放電期間では、放電電流Ｉｐを流すための電力が外部から電源端子Ｉｎを通して供給される。
【００７２】
＜モードＩＩＩ＞
モードＩＩＩの開始時、維持電極Ｘの電位ＶＸは電源端子Ｉｎの電位Ｖｓと実質的に等しく、走査電極Ｙの電位ＶＹは接地電位（ＧＮＤ）と実質的に等しい電位（≒０Ｖ）である。
【００７３】
モードＩＩＩにおいて、制御部３０は、制御信号ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙをアサートする。それにより、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオン状態となる。そのとき、他のスイッチ素子はオフ状態に維持される。このスイッチング動作により、接地端子→第２の回収コンデンサＣＹ→第２のハイサイド回収スイッチ素子Ｑ３Ｙ→第２のハイサイドダイオードＤ１Ｙ→第２の回収インダクタＬＹ→パネル容量Ｃｐ→第１の回収インダクタＬＸ→第１のローサイドダイオードＤ２Ｘ→第１のローサイド回収スイッチ素子Ｑ４Ｘ→第１の回収コンデンサＣＸ→接地端子のループが導通する。上記の矢印（→）は電流の向きを示す。そのとき、二つの回収インダクタＬＸ，ＬＹ、及びパネル容量Ｃｐの直列回路が共振回路を形成し、二つの回収コンデンサＣＸ，ＣＹからそれぞれ電圧Ｖｓ／２が印加されて、共振する。共振電流−ＩＬＸ＝ＩＬＹは上記のループに流れる。この結果、維持電極Ｘの電位ＶＸが降下し、走査電極Ｙの電位ＶＹが上昇する。従って、パネル容量Ｃｐの両端電圧Ｖｐ＝ＶＸ−ＶＹの極性が反転する。共振電流−ＩＬＸ＝ＩＬＹが実質的に零まで減衰したとき、第１のローサイドダイオードＤ２Ｘと第２のハイサイドダイオードＤ１Ｙは逆バイアスとなりオフ状態となる。それと同時に、パネル容量Ｃｐの両端電圧Ｖｐが実質的に負のピーク電圧値（−Ｖｓ）まで達する。
【００７４】
＜モードＩＶ＞
モードＩＶにおいて、制御部３０は制御信号ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙをアサートする（図５参照）。それにより、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがオン状態となる。また、制御部３０は、モードＩＶにおいて、他のスイッチ素子のそれまでのオン状態又はオフ状態をそのまま維持する。そのとき、維持電極Ｘの電位ＶＸは接地電位にクランプされ、走査電極Ｙの電位ＶＹは電源端子Ｉｎの電位Ｖｓにクランプされる。この結果、可飽和インダクタＬｓＸ，ＬｓＹに正のピーク電圧値（Ｖｓ）が印加される。
【００７５】
第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがターンオン動作を開始することにより、それぞれの両端電圧Ｖ２Ｘ，Ｖ１Ｙがピーク値Ｖｓ／２から降下し始める。それと同時に、電流（−ＩＬｓＸ＝ＩＬｓＹ）が可飽和インダクタＬｓＸ，ＬｓＹを、モードＩとは逆向きに流れ始める。それにより、可飽和インダクタＬｓＸ，ＬｓＹの磁心は飽和状態から速やかに脱する。従って、モードＩＩＩの開始後、電流−ＩＬｓＸ＝ＩＬｓＹが再び閾値電流Ｉｓに達するまでは、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬは初期インダクタンスＬ０と実質的に等しく、十分に高い値となる（図４参照）。それ故、モードＩＩＩの開始から電流−ＩＬｓＸ＝ＩＬｓＹが再び閾値電流Ｉｓに達するまでの期間では、電流−ＩＬｓＸ＝ＩＬｓＹの増大が十分に緩やかである。この期間の長さは二つの主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙのターンオン時間より長く設定されている。それにより、電流（−ＩＬｓＸ＝ＩＬｓＹ）が十分に小さいうちに、主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙの各両端電圧Ｖ２Ｘ，Ｖ１Ｙが実質的に零の電位まで降下する。従って、主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙの両端電圧Ｖ２Ｘ，Ｖ１Ｙの波形が電流（−ＩＬｓＸ＝ＩＬｓＹ）の波形と重なる期間では、両端電圧と電流との積で示される電力損失、すなわちスイッチング損失は十分に小さいものとなる。
【００７６】
その後、電流（−ＩＬｓＸ＝ＩＬｓＹ）が閾値電流Ｉｓまで増大したとき、可飽和インダクタＬｓＸ，ＬｓＹの磁心が再び、飽和状態に遷移する。それにより、可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬは零の値まで低下する（図４参照）。従って、それ以降、電流（−ＩＬｓＸ＝ＩＬｓＹ）の変化が加速され、可飽和インダクタＬｓＸ，ＬｓＹにおいては、電流は速やかに流れる。
【００７７】
上記のように動作するため、二つの主スイッチ素子Ｑ２Ｘ，Ｑ１Ｙのターンオン動作スピードに制限されずに、電流Ｉ１Ｙのピーク電流を大きくし、モードＩＶにおける時間Ｔ３−Ｔ２、すなわち、立ち上がりに要する時間を短くして、主スイッチ素子Ｑ１Ｙのターンオン時のスイッチング損失を低減することができる。
【００７８】
モードＩＶの開始からしばらくは、ＰＤＰ２０で放電が維持される。その放電期間では、放電電流Ｉｐを維持するための電力が外部から電源端子Ｉｎを通してＰＤＰ２０に供給される。
モードＩＶの開始時点から所定時間が経過するとき、制御部３０はまず、制御信号ＣＴＲＬ４Ｘ，ＣＴＲＬ３Ｙをネゲートする。それにより、第１のローサイド回収スイッチ素子Ｑ４Ｘと第２のハイサイド回収スイッチ素子Ｑ３Ｙがオフ状態となる。制御部３０は、続いて、制御信号ＣＴＲＬ２Ｘ，ＣＴＲＬ１Ｙをネゲートする。それにより、第１のローサイド主スイッチ素子Ｑ２Ｘと第２のハイサイド主スイッチ素子Ｑ１Ｙがオフ状態となる。
上記のように、モードＩＶにおいて制御部３０からの制御信号によりスイッチング動作を行うことにより、モードＩ開始時の状態となる。
【００７９】
モードＩにおいて第１の回収コンデンサＣＸからパネル容量Ｃｐへ供給される電力は、モードＩＩＩでパネル容量Ｃｐから第１の回収コンデンサＣＸへ回収される。逆に、モードＩにおいてパネル容量Ｃｐから第２の回収コンデンサＣＹへ回収される電力は、モードＩＩＩで第２の回収コンデンサＣＹからパネル容量Ｃｐへ供給される。こうして、パルス電圧の立ち上がり及び立ち下がりでは回収インダクタＬＸ，ＬＹがＰＤＰ２０のパネル容量Ｃｐと共振し、回収コンデンサＣＸ，ＣＹとパネル容量Ｃｐとの間で電力が効率高く交換される。すなわち、パルス電圧の印加時、パネル容量の充放電に起因する無効電力が大幅に低減される。
【００８０】
モードＩＩ、ＩＶの各開始時において、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙの両端電圧Ｖ１Ｘ，Ｖ２Ｘ，Ｖ１Ｙ，Ｖ２Ｙの波形が電流ＩＬｓＸ，ＩＬｓＹの波形と重なる期間では可飽和インダクタＬｓＸ，ＬｓＹのインダクタンスＬが高く維持されるため、電流ＩＬｓＸ，ＩＬｓＹは小さい値となる。従って、両端電圧と共振電流との積で示される電力損失、すなわちスイッチング損失が十分に抑制される。
【００８１】
更に、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙの両端電圧Ｖ１Ｘ，Ｖ２Ｘ，Ｖ１Ｙ，Ｖ２Ｙが実質的に零まで降下した後、電流ＩＬｓＸ，ＩＬｓＹが閾値電流Ｉｓを超える。そのとき、可飽和インダクタＬｓＸ，ＬｓＹの磁心が飽和状態に遷移する。従って、それ以降、可飽和インダクタＩＬｓＸ，ＩＬｓＹのインダクタンスＬが低減するため、可飽和インダクタＬｓＸ，ＬｓＹにおいては電流が速やかに流れる。
【００８２】
上記のように、本発明に係る実施形態１の容量性負荷駆動装置においては、パルス生成部１Ｘ，１Ｙが直流電圧（Ｖｓ）をパルス電圧（Ｖｐ）に変換して、そのパルス電圧（Ｖｐ）をＰＤＰ２０の維持電極Ｘと走査電極Ｙとに対して印加している。パルス生成部１Ｘ，１Ｙはインダクタ（ＬｓＸ，ＬｓＹ）を有し、パルス電圧（Ｖｐ）の立ち上がりと立ち下がりにおいて、ＰＤＰ２０の充放電電流（ＩＬｓＸ，ＩＬｓＹ）が小さい期間ではインダクタ（ＬｓＸ，ＬｓＹ）のインダクタンスが高くなり、ＰＤＰ２０の充放電電流（ＩＬｓＸ、ＩＬｓＹ）が閾値電流Ｉｓを超えるとき、インダクタ（ＬｓＸ，ＬｓＹ）のインダクタンスが急激に低下している。
【００８３】
上記のように構成された実施形態１のＰＤＰ駆動装置においては、立上りに要する時間が短くしながら、主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙのターンオン時のスイッチング損失を低減させている。従って、実施形態１のＰＤＰ駆動装置は、ＰＤＰに対して急峻な電圧を印加しつつ、スイッチング損失及びリンギングを抑制して、容量性負荷であるＰＤＰを高い効率で駆動することができる。
【００８４】
《実施形態２》
次に、本発明に係る実施形態２のプラズマディスプレイ装置について添付の図７を用いて説明する。実施形態２のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態２において、ＰＤＰ駆動装置のパルス生成部２０１Ｘ，２０１Ｙ以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここではパルス生成部２０１Ｘ，２０１Ｙについて説明し、その他の構成についての説明は省略する。また、実施形態２の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００８５】
図７は、実施形態２のプラズマディスプレイ装置における放電維持期間において、維持電極駆動部１１、走査電極駆動部１２、及びＰＤＰ２０の等価回路図である。維持電極駆動部１１は、第１のパルス生成部２０１Ｘと第１の電力回収部２Ｘとを有する。走査電極駆動部１２は、第２のパルス生成部２０１Ｙと第２の電力回収部２Ｙとを有する。
図７に示すように、第１のパルス生成部２０１Ｘは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘの直列回路を含む。同様に、第２のパルス生成部２０１Ｙは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｙ，Ｑ２Ｙの直列回路を含む。それらの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは好ましくはｎチャネル型ＭＯＳＦＥＴである。
【００８６】
実施形態２のプラズマディスプレイ装置においては、可飽和インダクタＬｓＸ，ＬｓＹが電源部からの直流電圧Ｖｓが印加される入力端子である電源端子Ｉｎと、主スイッチ素子Ｑ１Ｘ，Ｑ１Ｙとの間にそれぞれ設けられている。第１のパルス生成部２０１Ｘにおいては、第１のハイサイド主スイッチ素子Ｑ１Ｘのドレインと電源端子Ｉｎとの間に可飽和インダクタＬｓＸが挿入されている。第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点が、ＰＤＰ２０の維持電極Ｘに接続される出力端子Ｊ１Ｘであり、この出力端子Ｊ１Ｘは第１の電力回収部２Ｘの第１の回収インダクタＬＸに接続されている。
【００８７】
第２のパルス生成部２０１Ｙにおいては、第２のハイサイド主スイッチ素子Ｑ１Ｙのドレインと電源端子Ｉｎとの間に可飽和インダクタＬｓＹが挿入されている。第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点が、ＰＤＰ２０の走査電極Ｙに接続される出力端子Ｊ１Ｙであり、この出力端子Ｊ１Ｙは第２の電力回収部２Ｙの第２の回収インダクタＬＹに接続されている。
【００８８】
上記のように、実施形態２のプラズマディスプレイ装置のＰＤＰ駆動装置においては、可飽和インダクタＬｓＸ，ＬｓＹをハイサイド主スイッチ素子Ｑ１Ｘ，Ｑ１Ｙに直列接続する構成を有している。このため、実施形態２のプラズマディスプレイ装置のＰＤＰ駆動装置は、実施形態１において説明した効果の他に、可飽和インダクタＬｓＸ，ＬｓＹを飽和させる回数が半分となり、発熱を分散できるという効果を有する。
【００８９】
《実施形態３》
次に、本発明に係る実施形態３のプラズマディスプレイ装置について添付の図８を用いて説明する。実施形態３のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態３において、ＰＤＰ駆動装置のパルス生成部３０１Ｘ，３０１Ｙ以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここではパルス生成部３０１Ｘ，３０１Ｙについて説明し、その他の構成についての説明は省略する。また、実施形態３の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００９０】
図８は、実施形態３のプラズマディスプレイ装置における放電維持期間において、維持電極駆動部１１、走査電極駆動部１２、及びＰＤＰ２０の等価回路図である。維持電極駆動部１１は、第１のパルス生成部３０１Ｘと第１の電力回収部２Ｘとを有する。走査電極駆動部１２は、第２のパルス生成部３０１Ｙと第２の電力回収部２Ｙとを有する。
図８に示すように、第１のパルス生成部３０１Ｘは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘの直列回路を含む。同様に、第２のパルス生成部３０１Ｙは、好ましくはスイッチングインバータであり、二つの主スイッチ素子Ｑ１Ｙ，Ｑ２Ｙの直列回路を含む。それらの主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙは好ましくはｎチャネル型ＭＯＳＦＥＴである。
【００９１】
実施形態３のプラズマディスプレイ装置における第１のパルス生成部３０１Ｘにおいては、可飽和インダクタＬｓＸが、容量性負荷であるＰＤＰ２０に接続される出力端Ｊ１Ｘと、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点Ｊ３Ｘとの間に挿入されている。また、第１のハイサイド主スイッチ素子Ｑ１Ｘと第１のローサイド主スイッチ素子Ｑ２Ｘとの接続点Ｊ３Ｘは、第１の電力回収部２Ｘの第１の回収インダクタＬＸに接続されている。
第２のパルス生成部３０１Ｙにおいては、可飽和インダクタＬｓＹが、容量性負荷であるＰＤＰ２０に接続される出力端Ｊ１Ｙと、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点Ｊ３Ｙとの間に挿入されている。また、第２のハイサイド主スイッチ素子Ｑ１Ｙと第２のローサイド主スイッチ素子Ｑ２Ｙとの接続点Ｊ３Ｙは、第２の電力回収部２Ｙの第２の回収インダクタＬＹに接続されている。
【００９２】
上記のように、実施形態３のプラズマディスプレイ装置のＰＤＰ駆動装置においては、可飽和インダクタＬｓＸ，ＬｓＹをＰＤＰ２０に直列接続する構成を有している。このため、実施形態３のプラズマディスプレイ装置のＰＤＰ駆動装置は、パルス電圧波形における立上りの傾きを急峻にする効果が薄れるが、リンギングをさらに抑える効果を有しており、駆動マージンを向上させることができる。
【００９３】
《実施形態４》
次に、本発明に係る実施形態４のプラズマディスプレイ装置について添付の図９及び図１０を用いて説明する。実施形態４のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態４において、ＰＤＰ駆動装置のパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここでは維持電極駆動部１１のパルス生成部４０１Ｘについて説明し、その他の構成についての説明は省略する。また、実施形態４の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【００９４】
図９は、本発明に係る実施形態４のプラズマディスプレイ装置における維持電極駆動部１１の等価回路図である。実施形態４においては、走査電極駆動部１２の回路構成は維持電極駆動部１１の回路構成と全く同様であるので、走査電極駆動部１２の等価回路を省略している。
実施形態４のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２は、前述の図３に示した実施形態１のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２の構成要素に加えて、補助インダクタＬａを有する電流制御部４Ａをそれぞれに設けたものである。
【００９５】
補助インダクタＬａは可飽和インダクタＬｓＸと磁気的に結合している。可飽和インダクタＬｓＸが磁心と巻線とを含むとき、補助インダクタＬａは、好ましくは、可飽和インダクタＬｓＸと共通の磁心に巻かれた別の巻線で構成される。
【００９６】
電流制御部４Ａは可変電流源Ｉｖを含む。可変電流源Ｉｖは補助インダクタＬａに接続され、補助インダクタＬａに流れる電流を制御する。可変電流源Ｉｖは、好ましくは、主スイッチ素子Ｑ１Ｘ及び回収スイッチ素子Ｑ４Ｘの各ターンオン動作に先駆けて、すなわちモードＩＩ及びモードＩＶの各開始前（図５参照）に、補助インダクタＬａにパルス電流を流すよう構成されている。なお、可変電流源Ｉｖは、その他に、第１のパルス生成部４０１Ｘ、若しくはスイッチ素子Ｑ１Ｘ，Ｑ４Ｘのスイッチング動作期間中、すなわち、モードＩ〜ＩＶの全体（図５参照）にわたり、補助インダクタＬａに電流を流し続けても良い。
ここで、補助インダクタＬａに流すべき電流のレベルとタイミングは、好ましくは、制御部３０（図１参照）からの制御信号に従って制御される。
【００９７】
上記のように、モードＩＩ及びモードＩＶの各開始前（図５参照）において、補助インダクタＬａにパルス電流を流すことにより、モードＩＩ及びモードＩＶに先駆けて可飽和インダクタＬｓＸの磁心が磁化される。このように磁心が磁化されることにより、可飽和インダクタＬｓＸの閾値電流Ｉｓが変化するため、モードＩＩ及びモードＩＶでは電流ＩＬｓＸが次のように変化する。図１０は、モードＩからモードＩＩへの過渡期間の一連動作における、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘと、可飽和インダクタＬｓＸの磁心が磁化されていない場合の電流ＩＬｓＸと、可飽和インダクタＬｓＸの磁心が予め磁化されている場合の共振電流ＩＬｓＸとを拡大して示す波形図である。図１０においては、可飽和インダクタＬｓＸの磁心が磁化されていない場合の電流ＩＬｓＸが一点鎖線で示され、可飽和インダクタＬｓＸの磁心が予め磁化されている場合の共振電流ＩＬｓＸが実線で示される。
【００９８】
可飽和インダクタＬｓＸの磁心が予め磁化されているとき、その磁化の向きに磁界が生じるように巻線を流れる電流に関しては、閾値電流Ｉｓが低減する（図１０参照）。そのとき低減される量は、可飽和インダクタＬｓＸの磁心の磁化、すなわち補助インダクタＬａに予め流すべき電流量で調節される。特に、電流ＩＬｓＸが閾値電流Ｉｓに達する時点Ｔ２が、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘが実質的に零に達する時点Ｔ１と一致し得る（図１０に示される実線参照）。すなわち、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘの波形と電流ＩＬｓＸの波形との重なりが解消された直後に可飽和インダクタＬｓＸのインダクタンスが低下し、電流ＩＬｓＸの変化が加速される。その結果、主スイッチ素子Ｑ１Ｘのターンオン時のスイッチング損失を十分に低く抑えたまま、モードＩＩ（又はモードＩＶ）の立上りの傾きを向上させることができる。図１０に示されているように、共振電流ＩＬｓＸ（実線）の波形は、立上りが急峻であるとともに、そのピーク電圧値は従来に比して高く、そのピーク電圧値は電源電圧Ｖｓと実質的に等しい値となっている。
【００９９】
電流制御部４Ａにおける可変電流源Ｉｖの電流量は、好ましくは、実際のＰＤＰ駆動装置毎に、更に維持電極駆動部１１と走査電極駆動部１２とで別々に調節できるように構成されている。そのように構成することにより、可飽和インダクタＬｓＸの実際の磁化特性に応じて閾値電流Ｉｓを最適化することが可能となり、実施形態４のプラズマディスプレイ装置におけるＰＤＰ駆動装置は高い信頼性を確保することができる。
【０１００】
《実施形態５》
次に、本発明に係る実施形態５のプラズマディスプレイ装置について添付の図１１を用いて説明する。実施形態５のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態５において、ＰＤＰ駆動装置のパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここでは維持電極駆動部１１のパルス生成部５０１Ｘについて説明し、その他の構成についての説明は省略する。また、実施形態５の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【０１０１】
図１１は、本発明に係る実施形態５のプラズマディスプレイ装置における維持電極駆動部１１の等価回路図である。実施形態５においては、走査電極駆動部１２の回路構成は維持電極駆動部１１の回路構成と全く同様であるので、走査電極駆動部１２の等価回路を省略している。
【０１０２】
実施形態５のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２は、前述の図３に示した実施形態１のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２の構成要素に加えて、二つの補助インダクタＬａ１，Ｌａ２と、保護ダイオードＤｐ１，Ｄｐ２を有する電流制御部４Ｂをそれぞれに設けたものである。その他の構成要素は実施形態１における構成要素と同様である。実施の形態５のプラズマディスプレイ装置の構成は、前述の実施形態４のプラズマディスプレイ装置において補助インダクタＬａに予め流す電流量を調整する方法の変形例である。
【０１０３】
実施形態５における維持電極駆動部１１のパルス生成部５０１Ｘにおいて、補助インダクタＬａ１，Ｌａ２は、いずれも、可飽和インダクタＬｓＸと磁気的に結合するよう構成されている。その磁気結合の極性は、二つの補助インダクタＬａ１，Ｌａ２間で互いに逆である。可飽和インダクタＬｓＸが磁心と巻線とを含むとき、補助インダクタＬａ１，Ｌａ２は、好ましくは、可飽和インダクタＬｓＸと共通の磁心に巻かれた別の巻線を含む。そのとき、補助インダクタＬａ１，Ｌａ２の巻線の極性は互いに逆である。
【０１０４】
維持電極駆動部１１のパルス生成部５０１Ｘにおける電流制御部４Ｂは、好ましくは、二つの保護ダイオードＤｐ１，Ｄｐ２を含む。ハイサイド保護ダイオードＤｐ１はハイサイド補助インダクタＬａ１と直列に接続され、ローサイド保護ダイオードＤｐ２はローサイド補助インダクタＬａ２と直列に接続される。保護ダイオードＤｐ１，Ｄｐ２及び補助インダクタＬａ１，Ｌａ２の各直列体（Ｄｐ１＋Ｌａ１，Ｄｐ２＋Ｌａ２）は、パルス生成部５０１Ｘの出力端子Ｊ１Ｘと電源端子Ｉｎとの間、及び、その出力端子Ｊ１Ｘと接地端子（ＧＮＤ）との間にそれぞれ挿入されている。ハイサイド保護ダイオードＤｐ１は電源端子Ｉｎから出力端子Ｊ１Ｘへ向かう電流−Ｉｓ１を遮断し、ローサイド保護ダイオードＤｐ２は出力端子Ｊ１Ｘから接地端子（ＧＮＤ）へ向かう電流−Ｉｓ２を遮断する。
【０１０５】
モードＩＩまたはモードＩＶの期間において、実際には、モードＩ直後またはモードＩＩＩ直後において、可飽和インダクタＬｓＸとＰＤＰ２０との接続点であるパルス生成部５０１Ｘの出力端子Ｊ１Ｘでは、モードＩ直後に正のサージ電圧Ｓｖが生じ、モードＩＩＩ直後に負のサージ電圧（−Ｓｖ）が生じる。これは、回路の寄生インダクタンスや過飽和インダクタンスの残留インダクタンスの影響による。
モードＩ直後、出力端子Ｊ１Ｘの電位が電源端子Ｉｎの電位Ｖｓを超える瞬間、ハイサイド保護ダイオードＤｐ１が導通するため、出力端子Ｊ１Ｘの電位が電源端子Ｉｎの電位Ｖｓにクランプされる。更に、サージ電流Ｉｓ１が出力端子Ｊ１Ｘからハイサイド補助インダクタＬａ１とハイサイド保護ダイオードＤｐ１との直列体を通って電源端子Ｉｎへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
【０１０６】
モードＩＩＩ直後、出力端子Ｊ１Ｘの電位が接地電位（ＧＮＤ）を下回る瞬間、ローサイド保護ダイオードＤｐ２が導通するため、出力端子Ｊ１Ｘの電位が接地電位（ＧＮＤ）にクランプされる。更に、サージ電流Ｉｓ２が接地端子からローサイド保護ダイオードＤｐ２とローサイド補助インダクタＬａ２との直列体を通って出力端子Ｊ１Ｘへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
【０１０７】
上記のように、保護ダイオードＤｐ１，Ｄｐ２のクランプ作用により、パルス生成部５０１Ｘの出力端子Ｊ１Ｘの電位が接地電位（ＧＮＤ）から電源端子Ｉｎの電位（Ｖｓ）までの範囲内に収まる。従って、特に、パルス生成部５０１Ｘにおける主スイッチ素子Ｑ１Ｘ，Ｑ２Ｘは、過電圧から確実に保護される。
更に、モードＩ直後において、電流Ｉｓ１がハイサイド補助インダクタＬａ１を流れるため、次のモードＩＩＩに先駆けて可飽和インダクタＬｓＸの磁心が磁化される。同様に、モードＩＩＩ直後において、電流Ｉｓ２がローサイド補助インダクタＬａ２を流れるため、次のモードＩに先駆けて可飽和インダクタＬｓＸの磁心が磁化される。
【０１０８】
上記のように可飽和インダクタＬｓＸの磁心が磁化されることにより、可飽和インダクタＬｓＸの閾値電流Ｉｓを調整できるため、前述の実施形態４と同様に、電流ＩＬＸが閾値電流Ｉｓに達すると同時に、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘが実質的に零に達し得る（図１０参照）。その結果、スイッチング損失を十分に低く抑えたまま、モードＩＩ（又はモードＩＶ）の立上り傾きを向上させることができる（図１０に示されるピーク電流値参照）。
【０１０９】
《実施形態６》
次に、本発明に係る実施形態６のプラズマディスプレイ装置について添付の図１２を用いて説明する。実施形態６のプラズマディスプレイ装置の構成において、プラズマディスプレイパネル駆動装置（以下、ＰＤＰ駆動装置と略称）におけるパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様である。実施形態６において、ＰＤＰ駆動装置のパルス生成部以外の構成は、前述の実施形態１のプラズマディスプレイ装置と同様であるため、ここでは維持電極駆動部１１のパルス生成部６０１Ｘについて説明し、その他の構成についての説明は省略する。また、実施形態６の説明において、実施形態１のプラズマディスプレイ装置における要素と同じ機能、構成を有するものには同じ符号を付して、その説明は省略する。
【０１１０】
図１２は、本発明に係る実施形態６のプラズマディスプレイ装置における維持電極駆動部１１の等価回路図である。実施形態６においては、走査電極駆動部１２の回路構成は維持電極駆動部１１の回路構成と全く同様であるので、走査電極駆動部１２の等価回路を省略している。
実施形態６のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２は、前述の図３に示した実施形態１のプラズマディスプレイ装置における維持電極駆動部１１と走査電極駆動部１２の構成要素に加えて、補助インダクタＬａを有する電流制御部４Ｃを設けたものである。その他の構成要素は実施形態１における構成要素と同様である。
【０１１１】
図１２に示すように、実施形態６におけるパルス生成部６０１Ｘには、補助インダクタＬａ及びインピーダンス素子Ｒを有する電流制御部４Ｃが設けられている。
補助インダクタＬａは可飽和インダクタＬｓＸと磁気的に結合している。可飽和インダクタＬｓＸが磁心と巻線とを含むとき、補助インダクタＬａは、好ましくは、可飽和インダクタＬｓＸと共通の磁心に巻かれた別の巻線を含む。
【０１１２】
電流制御部４Ｃにおけるインピーダンス素子Ｒは、好ましくは抵抗器であるが、その他の構成としてはコンデンサであっても良い。インピーダンス素子Ｒは補助インダクタＬａと直列に接続されている。インピーダンス素子Ｒと補助インダクタＬａとの直列体は、第１の電力回収部２Ｘにおける第１の回収コンデンサＣＸとパルス生成部６０１ＸにおけるＰＤＰ２０への出力端子Ｊ１Ｘとの間に挿入されている。
【０１１３】
モードＩＩまたはモードＩＶの期間中、パルス生成部６０１Ｘの出力端子Ｊ１Ｘの電位、すなわちＰＤＰ２０の維持電極Ｘの電位ＶＸは、第１の回収コンデンサＣＸの両端電圧Ｖｓ／２の上下で推移する（図５参照）。
【０１１４】
モードＩＩにおいては、維持電極Ｘの電位ＶＸ＝Ｖｓが第１の回収コンデンサＣＸの両端電圧Ｖｓ／２より高く維持される。このため、電流（−Ｉａ）が維持電極Ｘから補助インダクタＬａとインピーダンス素子Ｒとの直列体を通って第１の回収コンデンサＣＸへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
モードＩＶにおいては、維持電極Ｘの電位ＶＸ＝０が第１の回収コンデンサＣＸの両端電圧Ｖｓ／２より低く維持される。このため、電流Ｉａが第１の回収コンデンサＣＸからインピーダンス素子Ｒと補助インダクタＬａとの直列体を通って維持電極Ｘへ流れる。それにより、可飽和インダクタＬｓＸの磁心が飽和状態を脱し、更に逆方向に磁化される。
【０１１５】
上記のように、モードＩ及びモードＩＩＩに先駆けて、モードＩＶ及びモードＩＩにおいて、可飽和インダクタＬｓＸの磁心が磁化されるため、可飽和インダクタＬｓＸの閾値電流Ｉｓを調整することができる。従って、前述の実施形態４と同様に、電流ＩＬｓＸが閾値電流Ｉｓに達すると同時に、主スイッチ素子Ｑ１Ｘの両端電圧Ｖ１Ｘが実質的に零に達し得る（図１０参照）。その結果、主スイッチ素子Ｑ１Ｘのターンオン時のスイッチング損失を十分に低く抑えたまま、モードＩＩ（又はモードＩＶ）の立上りの傾きを向上させることができる（図１０に示されるピーク電流値参照）。
【０１１６】
本発明に係る容量性負荷駆動装置は、上記の各実施形態において説明したように、インダクタのインダクタンスが電流の増大に応じて低下する可飽和インダクタＬｓＸ，ＬｓＹを主スイッチ素子と併用して用いることにより、従来の駆動装置とは異なり、例えばモードＩからモードＩＩに移行する際、パネル容量Ｃｐの両端電圧Ｖｐをすばやくピーク電圧Ｖｓに達することができ、発光効率を向上させることができる。すなわち、本発明に係る容量性負荷駆動装置は、従来の駆動装置とは異なり、スイッチングスピードを向上させて発光効率を向上させることができ、スイッチングロスを低減して回路効率を向上させることができる。また、本発明に係る容量性負荷駆動装置は、可飽和インダクタＬｓＸ，ＬｓＹの特徴であるリンギング防止効果を利用して駆動マージンを向上させることができる。このように、本発明に係る容量性負荷駆動装置がＰＤＰ駆動装置としてプラズマディスプレイ装置に搭載されるとき、ＰＤＰの更なる大画面化と消費電力の更なる削減との両方を達成することができる。
【０１１７】
なお、前記の本発明に係る各実施形態においては、可飽和インダクタＬｓＸ，ＬｓＹを用いた例について説明したが、部分飽和可能な磁心を持つインダクタを可飽和インダクタとして用いることができ、同様の効果を奏する。
【産業上の利用可能性】
【０１１８】
本発明は、壁掛けテレビや大型のモニター等に用いられるプラズマディスプレイパネルを少ない消費電力で駆動することができるため、プラズマディスプレイパネル駆動装置及びプラズマディスプレイ装置における技術として高い利用価値を有する。
【符号の説明】
【０１１９】
１Ｘ，２０１Ｘ，３０１Ｘ，４０１Ｘ，５０１Ｘ，６０１Ｘ 第１のパルス生成部
１Ｙ，２０１Ｘ，３０１Ｘ 第２のパルス生成部
２Ｘ 第１の電力回収部
２Ｙ 第２の電力回収部
４Ａ，４Ｂ，４Ｃ 電流制御部
１０ プラズマディスプレイパネル駆動装置（ＰＤＰ駆動装置）
１１ 維持電極駆動部
１２ 走査電極駆動部
１３ アドレス電極駆動部
２０ プラズマディスプレイパネル（ＰＤＰ）
３０ 制御部
４０ 電源部
Ｑ１Ｘ 第１のハイサイド主スイッチ素子
Ｑ２Ｘ 第１のローサイド主スイッチ素子
Ｑ３Ｘ 第１のハイサイド回収スイッチ素子
Ｑ４Ｘ 第１のローサイド回収スイッチ素子
Ｄ１Ｘ 第１のハイサイドダイオード
Ｄ２Ｘ 第１のローサイドダイオード
ＣＸ 第１の回収コンデンサ
ＬＸ 第１の回収インダクタ
ＬｓＸ 第１の可飽和インダクタ
Ｑ１Ｙ 第２のハイサイド主スイッチ素子
Ｑ２Ｙ 第２のローサイド主スイッチ素子
Ｑ３Ｙ 第２のハイサイド回収スイッチ素子
Ｑ４Ｙ 第２のローサイド回収スイッチ素子
Ｄ１Ｙ 第２のハイサイドダイオード
Ｄ２Ｙ 第２のローサイドダイオード
ＣＹ 第２の回収コンデンサ
ＬＹ 第２の回収インダクタ
ＬｓＹ 第２の可飽和インダクタ
Ｉｎ 電源端子
Ｘ ＰＤＰ２０の維持電極
Ｙ ＰＤＰ２０の走査電極
【特許請求の範囲】
【請求項１】
負荷容量を有する表示パネルと、前記表示パネルに電力を供給する電力供給源と、前記表示パネルに前記電力供給源からの電力の供給／遮断を行うスイッチング部と、飽和可能な磁心を持つ可飽和インダクタとを有し、
前記表示パネルに電力を供給するとき、前記表示パネルと、前記電力供給源と、前記スイッチング部と、前記可飽和インダクタとを、電気的に接続状態とするよう構成された容量性負荷駆動装置。
【請求項２】
前記可飽和インダクタは、前記表示パネルの充放電電流が閾値電流より小さいとき、所定のインダクタンスを示し、前記充放電電流が前記閾値電流を超えたとき、インダクタンスが急激に低下するよう構成された請求項１に記載の容量性負荷駆動装置。
【請求項３】
前記可飽和インダクタが、前記電力供給源と、前記スイッチング部との間に設けられた請求項１に記載の容量性負荷駆動装置。
【請求項４】
前記可飽和インダクタが、前記表示パネルと、前記スイッチング部との間に設けられた請求項１に記載の容量性負荷駆動装置。
【請求項５】
前記可飽和インダクタと磁気的に結合する補助インダクタに流れる電流を制御する電流制御部を更に有する、請求項１に記載の容量性負荷駆動装置。
【請求項６】
前記電流制御部が、前記補助インダクタに接続される可変電流源を含む請求項５に記載の容量性負荷駆動装置。
【請求項７】
前記電流制御部が、保護ダイオードを含み、前記表示パネルと前記電源端子若しくは前記表示パネルと前記接地端子との間に前記補助インダクタと前記保護ダイオードが直列に接続された請求項５に記載の容量性負荷駆動装置。
【請求項８】
前記電流制御部が、前記表示パネルの出力端子を前記電力供給源に接続するインピーダンス素子を含み、前記補助インダクタが前記インピーダンス素子に直列に接続される請求項５に記載の容量性負荷駆動装置。
【請求項９】
前記表示パネルの負荷容量に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記表示パネルの電極に供給する電力回収回路を、更に備え、
前記電流制御部が、インピーダンス素子を含み、前記表示パネルと前記回収コンデンサとの間に前記補助インダクタと前記インピーダンス素子が直列に接続された請求項５に記載の容量性負荷駆動装置。
【請求項１０】
プラズマディスプレイパネルと、プラズマディスプレイパネル駆動回路として用いられる請求項１乃至９に記載の容量性負荷駆動装置とを含む、プラズマディスプレイ装置。
【請求項１】
負荷容量を有する表示パネルと、前記表示パネルに電力を供給する電力供給源と、前記表示パネルに前記電力供給源からの電力の供給／遮断を行うスイッチング部と、飽和可能な磁心を持つ可飽和インダクタとを有し、
前記表示パネルに電力を供給するとき、前記表示パネルと、前記電力供給源と、前記スイッチング部と、前記可飽和インダクタとを、電気的に接続状態とするよう構成された容量性負荷駆動装置。
【請求項２】
前記可飽和インダクタは、前記表示パネルの充放電電流が閾値電流より小さいとき、所定のインダクタンスを示し、前記充放電電流が前記閾値電流を超えたとき、インダクタンスが急激に低下するよう構成された請求項１に記載の容量性負荷駆動装置。
【請求項３】
前記可飽和インダクタが、前記電力供給源と、前記スイッチング部との間に設けられた請求項１に記載の容量性負荷駆動装置。
【請求項４】
前記可飽和インダクタが、前記表示パネルと、前記スイッチング部との間に設けられた請求項１に記載の容量性負荷駆動装置。
【請求項５】
前記可飽和インダクタと磁気的に結合する補助インダクタに流れる電流を制御する電流制御部を更に有する、請求項１に記載の容量性負荷駆動装置。
【請求項６】
前記電流制御部が、前記補助インダクタに接続される可変電流源を含む請求項５に記載の容量性負荷駆動装置。
【請求項７】
前記電流制御部が、保護ダイオードを含み、前記表示パネルと前記電源端子若しくは前記表示パネルと前記接地端子との間に前記補助インダクタと前記保護ダイオードが直列に接続された請求項５に記載の容量性負荷駆動装置。
【請求項８】
前記電流制御部が、前記表示パネルの出力端子を前記電力供給源に接続するインピーダンス素子を含み、前記補助インダクタが前記インピーダンス素子に直列に接続される請求項５に記載の容量性負荷駆動装置。
【請求項９】
前記表示パネルの負荷容量に蓄積された電力をＬＣ共振により回収コンデンサに回収し、回収された電力を前記回収コンデンサから前記表示パネルの電極に供給する電力回収回路を、更に備え、
前記電流制御部が、インピーダンス素子を含み、前記表示パネルと前記回収コンデンサとの間に前記補助インダクタと前記インピーダンス素子が直列に接続された請求項５に記載の容量性負荷駆動装置。
【請求項１０】
プラズマディスプレイパネルと、プラズマディスプレイパネル駆動回路として用いられる請求項１乃至９に記載の容量性負荷駆動装置とを含む、プラズマディスプレイ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−３１０９（Ｐ２０１２−３１０９Ａ）
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願番号】特願２０１０−１３９０９２（Ｐ２０１０−１３９０９２）
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年１月５日（２０１２．１．５）
【国際特許分類】
【出願日】平成２２年６月１８日（２０１０．６．１８）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]