【課題】回路を構成するトランジスタのソース−ドレイン耐圧を維持したまま、最終段のインバータ回路の入力電圧の振幅を増大させることが可能なバッファ回路を提供する。
【解決手段】第１導電型のトランジスタから成る第１トランジスタ回路と第２導電型のトランジスタから成る第２トランジスタ回路とが、第１固定電源と第２固定電源との間に直列に接続され、且つ、各入力端同士及び各出力端同士がそれぞれ共通に接続されており、第１，第２トランジスタ回路の少なくとも一方のトランジスタ回路がダブルゲートトランジスタから成るバッファ回路において、第１，第２トランジスタ回路の一方のトランジスタ回路が動作状態のとき、他方のトランジスタ回路のダブルゲートトランジスタの共通接続ノードに第３固定電源の電圧を与えるスイッチ素子を設ける。 （もっと読む）

【課題】 簡易な構成で、急激な電流変化を回避してノイズの発生や不要輻射の放出を抑えると共に、ユーザの使用態様の多様性に柔軟に対応できるようにする。
【解決手段】 デューティ比を変えることをもってして、パルスの立ち上がりのタイミングをずらす、すなわち、ドライバトランジスタのオンするタイミングをずらす。また、いくつかの出力端子を束ねる構成とする場合には、それらの出力端子に対応する各ドライバトランジスタについては、デューティ比を同じとすることをもってして、各ドライバトランジスタを同時オンさせて個々のオーバーロードを回避する。言い換えれば、出力端子を束ねない限りにおいては、デューティ比を変えてパルスの立ち上がりのタイミングをずらすことが得策となる。 （もっと読む）

【課題】消費電力を小さくでき、トランジスタ数が少ない半導体装置を提供する。
【解決手段】ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２の配線と電気的に接続された第１のトランジスタと、ソース及びドレインの一方が第１の配線と電気的に接続され、ゲートが第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、一方の電極が第３の配線と電気的に接続され、他方の電極が第２のトランジスタのソース及びドレインの他方と電気的に接続された容量素子と、を有する。 （もっと読む）

【課題】絶縁ゲート電界効果トランジスタ構造を有するトランジスタのスクリーニングを可能として、出力端子にサージ電圧が印加された場合のサージ電圧のエネルギー吸収能力を改善する。
【解決手段】集積回路ＩＣは、トランジスタ２を含む出力バッファ回路１００とプリドライバ３００とを具備する出力回路１０を内蔵する。出力バッファ回路１００の出力ＯＵＴは、ＩＣ外部と接続可能である。プリドライバ３００の出力はトランジスタ２の絶縁ゲート電界効果トランジスタ構造の制御ゲートに接続され、ソース領域と基板領域は第１接地線Ｄ＿ＧＮＤに接続され、プリドライバ３００は第２接地線Ｌ＿ＧＮＤに接続される。第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤは第１と第２の接地端子ＰＡＤ＿Ｇ１、Ｇ２を介してＩＣ外部と接続可能とされる。出力回路１０は、第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤの間に接続された出力保護ダイオード１１を更に具備する。 （もっと読む）

【課題】しきい値電圧のばらつきの影響を低減する。
【解決手段】トランジスタのゲート・ソース間に設けられた容量素子に電荷を充電し、その後容量素子に充電された電荷を放電することで該トランジスタのしきい値電圧を取得し、その後負荷に電流を流す半導体装置において、容量素子の一方の端子の電位は、ソース線の電位より大きく設定し、ソース線の電位は電源線の電位及び負荷のカソード側の電位よりも小さい電位に設定する。 （もっと読む）

【課題】カレントミラー回路によって、複数の回路を電流駆動させる場合に、各回路の動作に対するばらつきを低減することができる電源回路を提供する。
【解決手段】ＦＥＴ１、２、３と、スイッチング素子であるスイッチ６〜９とで電源回路を構成している。ＦＥＴ１、２、３でカレントミラー回路を構成している。スイッチ６、７、８、９によって選択回路５０が構成される。選択回路５０は、スイッチ６〜９の切り替えにより、ミラー電流Ｉｂ２をオペアンプ４又はオペアンプ５のいずれかに供給し、さらに、ミラー電流Ｉｂ１をオペアンプ４又はオペアンプ５のいずれかに供給する。すなわち、ミラー電流Ｉｂ１とミラー電流Ｉｂ２とを入れ替えて交互に、オペアンプ４、５にそれぞれ供給する。 （もっと読む）

【課題】ＩｎやＺｎなどを含む酸化物半導体をチャネル領域に用いたトランジスタを、Ｐ型トランジスタのように駆動できる半導体装置を提供する。
【解決手段】トランジスタとインバータを有し、インバータの出力はトランジスタのゲートに入力され、トランジスタのチャネル領域はＩｎ、Ｚｎ若しくはＳｎを含む酸化物半導体膜を有し、インバータを構成するトランジスタのチャネル領域はシリコンを有し、インバータにハイ電圧を入力すると、インバータからロー電圧が出力されるとともにトランジスタのゲートにロー電圧が入力されてトランジスタはオフし、インバータにロー電圧を入力すると、インバータからハイ電圧が出力されるとともにトランジスタのゲートにハイ電圧が入力されてトランジスタはオンする半導体装置によって解決する。 （もっと読む）

【課題】自身の回路動作によって所望の遷移速度のパルス信号を生成可能なパルス生成回路、その生成方法、パルス生成回路を用いる走査回路、当該走査回路を用いる表示装置、及び、当該表示装置を有する電子機器を提供する。
【解決手段】２つの電源の間に直列に接続され、入力パルスの論理に応じて相補的にオン／オフ動作を行う２つのスイッチ素子を有し、パルス消滅時に所望の遷移速度のパルス信号を生成するパルス生成回路において、２つの電源のうち、入力パルスと同じ極性側の一方の電源を固定の電源電圧とし、他方の電源を複数の電源電圧間で切り換え可能とする。 （もっと読む）

【課題】電源電圧の変動によるインジケータの光源のちらつきを抑制するインジケータ駆動回路を提供する。
【解決手段】インジケータ駆動回路１は、２つのｎｐｎトランジスタＱ２，Ｑ６からなるカレントミラー回路２００と、カレントミラー回路２００の制御側のトランジスタＱ２に制御電流を供給する電流源であるｐＭＯＳトランジスタＱ３，Ｑ４と、被制御側のｐＭＯＳトランジスタＱ６に流れる電流により駆動され、インジケータのＬＥＤ３０をオンオフさせるｐＭＯＳトランジスタＱ５を備える。電流源１００からカレントミラー回路２００へ流す制御電流は、外部からの制御信号によりｎＭＯＳトランジスタＱ１を介して切り換えられる。電流源１００を構成する２つのトランジスタＱ３，Ｑ４をカスコード接続で構成することで、カレントミラー回路２００に流れる電流に対する電源ＶＣＣの変動の影響を小さくする。 （もっと読む）

【課題】画像表示装置の昇圧回路の高効率化を図ることが可能な半導体チップと、それを用いた画像表示装置を提供する。
【解決手段】この携帯電話機では、昇圧回路８のトランジスタ１２の前段にバッファ１４を設け、バッファ１４の入力ノードの寄生容量値をトランジスタ１２のゲートの寄生容量値よりも小さく設定し、トランジスタ１２およびバッファ１４を１つの半導体チップ２１に搭載する。したがって、トランジスタ１２のゲートにおけるＰＷＭ信号φＰのレベル変化の鈍りを抑制することができ、昇圧回路の高効率化を図ることができる。 （もっと読む）

【課題】共振を利用し、容量性負荷の両端に逆位相の電圧パルスを印加可能として消費電力を低減する。
【解決手段】外部容量５３と、コイルＬ１〜Ｌ３と、負荷容量５２と外部容量５３とコイルＬ１とを接続して第３電極から外部容量５３に電荷を放電し、外部容量５３への放電完了後に負荷容量５１と負荷容量５２とコイルＬ３とを接続して端子１−Ａから端子２−Ａに電荷を放電し、端子２−Ａへの放電完了後に負荷容量５１と外部容量５３とコイルＬ１とを接続して外部容量５３から端子１−Ｂに電荷を放電することにより、逆位相のパルス電圧を印加するＳＷ駆動部と、を備える。 （もっと読む）

【課題】光学式のタッチセンサの検査を簡易に行うことの可能なセンサ画素検査用のバス幅変換回路、ならびにそれを備えた情報入出力装置および電子機器を提供する。
【解決手段】バス幅変換回路１１ｃは、複数の受光セルＣＲを有する入力パネル１１に設けられており、受光セルＣＲの受光信号を出力するＮ本のセンサ信号線ＳＳｉｇＸと、Ｍ本（２＜Ｍ＜Ｎ）の検査用出力線ＳｏｕｔＸとの間に接続されている。バス幅変換回路１１ｃは、Ｎ本のセンサ信号線ＳＳｉｇＸから入力されるパラレル信号を、Ｍ本またはＭ本よりも少ない数のパラレル信号として、複数の検査用出力線ＳｏｕｔＸに出力する。 （もっと読む）

【課題】出力信号遅延を抑制し、消費電流の増大を抑制する出力回路の提供。
【解決手段】入力端子１０１と出力端子１０２の電圧を差動入力する差動入力段１１０からなる差動増幅回路と、第１及び第２の電源端子ＶＤＤ、ＶＳＳに接続された第１及び第２のカレントミラー１３０、１４０と、前記第１及び第２のカレントミラーの入力間、出力間に接続される第１、第２の連絡回路１５０Ｌ、１５０Ｒと、第１導電型の第１のトランジスタ１２１と第２導電型の第２のトランジスタ１２２とからなる出力増幅回路と、前記第１、第２の電源端子ＶＤＤ、ＶＳＳの電源電圧の間の電圧が供給される第３の電源端子ＶＭＬの電圧に応じたバイアス信号を受ける第１導電型の第３のトランジスタ１６１からなる制御回路１６０と、を備えている。 （もっと読む）

【課題】容量性負荷である表示パネルを高い効率で駆動するため、表示パネルに急峻な電圧を印加しながらスイッチング損失やリンギングを抑制することが可能な容量性負荷駆動装置を提供すること。
【解決手段】容量性負荷駆動装置は、負荷容量（Ｃｐ）を有する表示パネル（２０）と、表示パネルに電力を供給する電力供給源（Ｉｎ）と、表示パネルに電力供給源からの電力の供給／遮断を行うスイッチング部（Ｑ１Ｘ，Ｑ２Ｘ，Ｑ１Ｙ，Ｑ２Ｙ）と、飽和可能な磁心を持つ可飽和インダクタ（ＬｓＸ）とを有し、表示パネルに電力を供給するとき、表示パネルと、電力供給源と、スイッチング部と、可飽和インダクタとを、電気的に接続状態とするよう構成されている。 （もっと読む）

【課題】より少ない素子数で、さらなる高速化を実現することの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備える。インバータ回路２０は、並列関係にあるトランジスタＴｒ₂₁およびトランジスタＴｒ₂₂と、これらのトランジスタＴｒ₂₁，Ｔｒ₂₂のゲート電圧Ｖ_gの補正を行う閾値補正回路２１を有する。閾値補正回路２１は、トランジスタＴｒ₂₁のゲートに対して、トランジスタＴｒ₂₁の閾値電圧Ｖ_th1（図示せず）またはトランジスタＴｒ₂₁の閾値電圧Ｖ_th1に対応する電圧をオフセットとして設定する。閾値補正回路２１は、さらに、トランジスタＴｒ₂₂のゲートに対して、トランジスタＴｒ₂₂の閾値電圧Ｖ_th2（図示せず）またはトランジスタＴｒ₂₂の閾値電圧Ｖ_th2に対応する電圧をオフセットとして設定する。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】３Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ２のゲートと低電圧線Ｌ１との間、さらにトランジスタＴｒ２のソースと低電圧線Ｌ１との間に、入力電圧Ｖｉｎと低電圧線Ｌ１の電圧との電位差に応じてオンオフ動作するトランジスタＴｒ１，Ｔｒ２が設けられている。トランジスタＴｒ２のゲートには、容量素子Ｃ１，Ｃ２が直列接続されており、トランジスタＴｒ２のソースには、容量素子Ｃ１，Ｃ２が並列接続されている。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】５Ｔｒ２Ｃで構成されるインバータ回路において、トランジスタＴｒ₂のソースと低電圧線Ｌ_Lとの間、トランジスタＴｒ₅のゲートと低電圧線Ｌ_Lとの間、さらにトランジスタＴｒ₂のゲートと低電圧線Ｌ_Lとの間に、入力電圧Ｖ_inと低電圧線Ｌ_Lの電圧Ｖ_Lとの電位差に応じてオンオフ動作するトランジスタＴｒ₁，Ｔｒ₃，Ｔｒ₄が設けられている。トランジスタＴｒ₅のゲートには、容量素子Ｃ₁，Ｃ₂が直列接続されており、トランジスタＴｒ₅のソースには、容量素子Ｃ₁，Ｃ₂が並列接続されている。 （もっと読む）

【課題】消費電力を抑えつつ、出力電圧のばらつきをなくすことの可能なインバータ回路、およびこのインバータ回路を備えた表示装置を提供する。
【解決手段】５Ｔｒ２Ｃで構成されるインバータ回路において、容量素子Ｃ₁がトランジスタＴｒ₅のソースに接続されるとともに、トランジスタＴｒ₄を介してトランジスタＴｒ₂のソースに接続されている。これにより、入力端子ＩＮに立下り電圧が入力され、トランジスタＴｒ₁，Ｔｒ₃がオフしたときに、Ｖ_dd2が充電された容量素子Ｃ₁によって、トランジスタＴｒ₂のゲートがＶ_SS＋Ｖ_th2以上の電圧にチャージされ、トランジスタＴｒ₂がオンする。 （もっと読む）

【課題】ＥＬ画素や信号線などの負荷に電流を供給するトランジスタにおいて、バラツキの影響を受けずに正確な電流を供給できる半導体装置を提供する。
【解決手段】増幅回路を使ったフィードバック回路を用いて、電流源回路から電流Ｉｄａｔａをトランジスタに入力して、トランジスタが電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧（ソース電位）を設定する構成とすることにより、フィードバック回路で、トランジスタのドレイン電位が所定の電位になるように動作するように制御し、電流Ｉｄａｔａを流すのに必要なゲート電圧が設定されたトランジスタを用いて正確な電流を負荷（ＥＬ画素や信号線）に供給し、さらにドレイン電位を制御してキンク効果の影響を低減する。 （もっと読む）

【課題】簡便な回路構成で過電圧から素子を保護する。
【解決手段】高電圧で抵抗値を制御可能なＮ１において、ドレイン端子は、抵抗Ｒ６を介して出力素子Ｎ_O５のゲート端子（制御端子）、ソース端子は、Ｎ_O５のエミッタ端子、そして、ゲート端子は、Ｎ_O５の出力端子であるコレクタ端子に接続される。入力端子がＨｉレベルの場合、Ｎ_O５はオフし、この状態で別に設けられた高圧回路の高電位側にＮ_O５の出力端子を接続し、低電位側にＶＤＤ４のマイナス電極を接続すると、Ｎ_O５のコレクタ−エミッタ間には所望の高電圧が印加される。入力端子をＬｏレベルに切替えると、Ｐ_D２はオン、Ｎ_O５の出力端子には未だ高電圧が印加されているので、Ｎ１もオンの状態となり、Ｎ_O５の電流駆動能力は低い状態ではあるが、オン状態となる。 （もっと読む）