【課題】半導体を用いた半導体装置として、論理回路がある。論理回路にはダイナミック論理回路とスタティック論理回路とがあり、トランジスタ等を用いて構成される。ダイナミック論理回路は情報を一定期間保持することができる。そのため、ダイナミック論理回路は、スタティック論理回路と比較して、トランジスタからのリーク電流が問題となる。
【解決手段】論理回路は、オフ電流が小さい第１のトランジスタと、ゲートが電気的に接続された第２のトランジスタと、を有し、第２のトランジスタのゲートのノードには第１のトランジスタを介して電荷が供給される。ノードに対して、複数の容量を介して電荷を供給する。電荷の状態に応じて、第２のトランジスタのオン、オフが制御される。第１のトランジスタは、チャネル形成領域に酸化物半導体を有する。 （もっと読む）

【課題】半導体を用いた半導体装置として、論理回路がある。論理回路にはダイナミック論理回路とスタティック論理回路とがあり、トランジスタ等を用いて構成される。ダイナミック論理回路は情報を一定期間保持することができる。そのため、ダイナミック論理回路は、スタティック論理回路と比較して、トランジスタからのリーク電流が問題となる。
【解決手段】論理回路は、オフ電流が小さい第１のトランジスタと、ゲートが電気的に接続された第２のトランジスタと、を有し、第２のトランジスタのゲートのノードには第１のトランジスタを介して電荷が供給される。ノードに対して、第１及び第２の容量を介して電荷を供給する。電荷の状態に応じて、第２のトランジスタのオン、オフが制御される。第１のトランジスタは、チャネル形成領域に酸化物半導体を有する。 （もっと読む）

【課題】パワーデバイス（メインスイッチＭ）のゲートの印加電圧をバッテリ１２の正電圧より高い電圧と負電圧との双方の電圧とする場合、電源装置の小型化が困難なこと。
【解決手段】バッテリ１２、端子Ｔ３、スイッチング素子ＳＷ１、コンデンサＣ、スイッチング素子ＳＷ２、逆流防止用ダイオードＤ１、端子Ｔ１および充電用抵抗体１４によって、メインスイッチＭのゲート充電経路が構成される。また、放電用抵抗体１６、端子Ｔ２、逆流防止用ダイオードＤ２、スイッチング素子ＳＷ３、コンデンサＣ，スイッチング素子ＳＷ４、および端子Ｔ４によって、メインスイッチＭのゲート放電経路が構成される。さらに、端子Ｔ３、スイッチング素子ＳＷ６、逆流防止用ダイオードＤ４、コンデンサＣ、逆流防止用ダイオードＤ３、スイッチング素子ＳＷ５および端子Ｔ４によって、コンデンサＣの充電経路が構成される。 （もっと読む）

【課題】回路規模の増大を抑制しながら、コネクタに接続されたチャージャーの種類を的確に認識する。
【解決手段】電源検出回路１２は、ＶＢＵＳ端子への外部からの給電を検出する。チャージャー検出回路１４は、ＤＰ端子およびＤＭ端子の電圧を検出することにより、チャージャーの種類を特定する。チャージャー検出回路１４は、ＤＰ端子およびＤＭ端子の少なくとも一方のオープン、プルアップ、プルダウンまたは両端子間のショートを検出する。 （もっと読む）

【課題】パワーオン時における回路電源電圧の変化の緩急に拘らず、非動作電圧から動作電圧へ変化時にリセット信号を確実に出力するパワーオンリセット回路を提供する。
【解決手段】本発明に係るパワーオンリセット回路は、回路電源電圧を受けて充電を行う充電回路と、回路電源電圧を受けて出力電圧を出力する動作電圧設定回路と、前記充電回路の出力する充電電圧、及び、前記動作電圧設定回路の出力する出力電圧を判定して、パワーオンリセット信号を出力する電圧判定回路とを備える。 （もっと読む）

【課題】クロスバー回路のコンフリクトを解決する。
【解決手段】クロスバー回路はデータ入力経路１２およびデータ出力経路５０のアレイを有し、各交差点にはルーティング値を記憶するようにプログラム可能な構成記憶回路と、伝送回路と、アービトレーション回路とを備えるクロスバーセル２０が提供される。アービトレーション回路は、適応型優先順位スキームを適用するために、同じデータ出力経路と関連する他のクロスバーセルのアービトレーション回路と組み合わせて動作して、該複数のビット線上の電圧を選択的に修正するように動作可能である。同じデータ出力経路に複数の伝送要求がある場合、同じデータ出力経路と関連する唯一のクロスバーセルの構成記憶回路は、第１の値にプログラムされるルーティング値を有し、適応型優先順位スキームに従い複数の伝送要求間のコンフリクトを解決する。さらに、各クロスバーセルは優先順位記憶回路を備える。 （もっと読む）

【課題】端子切替時の挿入損失の増加を抑制した半導体スイッチを提供する。
【解決手段】実施形態によれば、電源回路部と制御回路部とスイッチ部とを備えた半導体スイッチが提供される。前記電源回路部は、内部電位生成回路と第１のトランジスタとを有する。前記内部電位生成回路部は、電源線に接続され、入力電位よりも高い第１の電位を生成する。前記第１のトランジスタは、前記内部電位生成回路の入力と出力との間に接続され、前記第１の電位が前記入力電位よりも低下したときオンして前記第１の電位を前記入力電位以上に保持するようにしきい値電圧が設定されたことを特徴とする。前記制御回路部は、前記第１の電位を供給され、ハイレベルまたはローレベルの制御信号を出力する。前記スイッチ部は、前記制御信号を入力して端子間の接続を切り替える。 （もっと読む）

高電圧差動信号方式のためのドライバ回路（２００）。この回路は、入力に応答して第１の出力で第１の正の遷移を生成する第１の正のドライバ（２０５Ａ）を含む。この回路は更に、第１の正のドライバに結合され、電流の生成を可能にする第１の電流要素（２１０Ａ）を含む。更に、この回路は、第１の電流要素（２１０Ａ）に結合され、第１の電流要素に起因して、入力及び電流に応答して、第１の正の遷移の速度に類似する速度で、第２の出力で第１の負の遷移を生成する、第１の負のドライバ（２１５Ａ）を含む。
（もっと読む）

【課題】より適切にリセット信号を出力することが可能な半導体装置を提供する。
【解決手段】半導体装置は、信号端子の電圧に応じてリセット信号が出力される出力端子と、信号端子と電源との間に接続され、接地にゲートが接続された第１のＭＯＳトランジスタと、信号端子と接地との間に接続された第１の容量素子と、信号端子と接地との間に接続され、第１の端子にゲートが接続された第２のＭＯＳトランジスタと、電源と第１の端子との間に接続され、接地にゲートが接続された第３のＭＯＳトランジスタと、第１の端子と第２の端子との間に接続され、接地にゲートが接続された第４のＭＯＳトランジスタと、電源と第２の端子との間に接続された第２の容量素子と、第２の端子と接地との間に接続され、電源にゲートが接続された第５のＭＯＳトランジスタと、を備える。 （もっと読む）

【課題】ゲート端子の入力容量の充放電に伴うスイッチングの遅れを防止して電力用半導体スイッチング素子を高速にスイッチングする。
【解決手段】ＩＧＢＴ１がオフしているときに第１の充放電コンデンサＣ１を充電し、ＩＧＢＴ１がオフからオンにスイッチングするときに、正端子Ｐを介した電源電圧と第１の充放電コンデンサＣ１の充電電圧とを直列に合成した順方向の高電圧によりＩＧＢＴ１のゲート端子１ｇの入力容量Ｃｉを瞬時に初期充電して迅速にオンする。また、ＩＧＢＴ１がオフしているときに第２の充放電コンデンサＣ２を充電し、ＩＧＢＴ１がオンからオフにスイッチングするときに、負端子Ｎを介した電源電圧と第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の高電圧により入力容量Ｃｉを瞬時に初期放電して迅速にオフする。 （もっと読む）

【課題】従来の過電流保護回路では、構成素子の特性ばらつき等により高精度の過電流検出ができないという問題があった。
【解決手段】本発明にかかる過電流保護回路は、負荷２に供給する電流に応じた検出用電流を生成するトランジスタＱ２と、バイアス信号１に基づいて電流Ｉｒｅｆ１を生成するトランジスタ９と、バイアス信号１と異なるバイアス信号２に基づいて電流Ｉｒｅｆ２を生成するトランジスタ１０と、Ｉｒｅｆ２とＩｒｅｆ１と検出用電流とに基づいて過電流検出信号を出力するカレントミラー回路と、バイアス信号２とバイアス信号１とを生成する参照電圧生成回路１８と、を備える。さらに参照電圧生成回路１８は、バイアス信号１の出力端子とバイアス信号２の出力端子との間に設けられた抵抗素子２１と、抵抗素子２１と並列に接続されたツェナーダイオード３７と、を備える。このような回路構成により高精度の過電流検出が可能である。 （もっと読む）

【課題】ターンオンサージやターンオフサージを抑制できる絶縁ゲート型の半導体装置の駆動回路を提供する。
【解決手段】ＩＧＢＴ駆動回路の供給側（電源側）からゲート電極７ａとダミーゲート電極７ｂに至る経路内における各抵抗２２〜２４について、ゲート電極７ａに至る経路に存在する第１、第３抵抗２２、２４の抵抗値Ｒｇ１、Ｒｇ３の合計値Ｒｇ１＋Ｒｇ３よりもダミーゲート電極７ｂに至る経路に存在する第２抵抗２３の抵抗値Ｒｇ２の方が小さくなるようにする。また、ゲート電極７ａやダミーゲート回路と電極７ｂからＩＧＢＴ駆動回路の引き抜き側（ＧＮＤ側）に至る経路内における各抵抗２２〜２４について、ゲート電極７ａからの経路に存在する第１抵抗２２の抵抗値Ｒｇ１の方がダミーゲート電極７ｂからの経路に存在する第２、第３抵抗２３、２４の抵抗値Ｒｇ２、Ｒｇ３の合計値Ｒｇ２＋Ｒｇ３よりも小さくなるようにする。 （もっと読む）

【課題】発振回路において発振動作が行われているか否かを判定する発振停止検出回路を内蔵した半導体集積回路において、電源電位が立ち上がる際の誤検出を防止する。
【解決手段】この半導体集積回路は、クロック信号又は反転クロック信号がゲートに印加されて交互にオン／オフする複数のトランジスタが直列に接続され、第１の電源電位から正の電荷を移送するトランジスタ列と、複数のトランジスタによって移送される電荷を蓄積する複数のコンデンサと、最終段のコンデンサの端子をプルダウンするプルダウン素子と、最終段のコンデンサの端子の電位がゲートに印加され、第２の電源電位がソースに供給されるＮチャネルＭＯＳトランジスタと、該ＮチャネルＭＯＳトランジスタのドレインをプルアップするプルアップ素子と、該ＮチャネルＭＯＳトランジスタのドレイン電位に基づいて出力信号を生成する論理回路とを具備する。 （もっと読む）

【課題】入力信号が有する２値の電位に関わらず、正常に動作させることが可能なデジタル回路の提案を課題とする。
【解決手段】半導体装置の一態様は、入力端子、容量素子、スイッチ、トランジスタ、配線、及び出力端子を有し、前記入力端子は、前記容量素子の第１の電極に電気的に接続され、前記配線は、前記スイッチを介して前記容量素子の第２の電極に電気的に接続され、前記トランジスタのゲートは、前記容量素子の第２の電極に電気的に接続され、前記トランジスタのソース又はドレインの一方は、前記配線に電気的に接続され、前記トランジスタのソース又はドレインの他方は、前記配線に電気的に接続されていることを特徴とする。 （もっと読む）

【課題】サンプリングされた値を長時間キャパシタに保持し、かつ蓄積された値に対するスイッチ漏れ電流の影響を実質的に減少させるための方法および装置を提供する。
【解決手段】サンプルホールド回路は、一局面において、第１および第２のスイッチを含む。第１のスイッチは、入力信号を受けて、第１のキャパシタを用いて入力信号をサンプリングするために結合されることができる。第１の漏れ電流は、第１のスイッチの第１および第２の導電性端子の間を流れ、第１の漏れ電荷として第１のキャパシタに蓄えられる。第２の漏れ電流は、第２のスイッチの第１および第２の導電性端子の間を流れ、第２の漏れ電荷として第２のキャパシタに蓄えられる。オフセット回路は、保持されサンプリングされた信号に応答して発生する信号および第１のスイッチを介して蓄えられた電荷からある量を減算することによって、補償されサンプリングされた値を生成し、ある量は、第２のキャパシタの蓄えられた漏れ電荷に応答して発生する。 （もっと読む）

【課題】簡単な方法で５以上の電圧レベルを切り換えることができるスイッチギアセルを提供する。
【解決手段】ｎ＝５、７、９，．．．，であるｎ個の電圧レベルを切り換えるスイッチギアセルの第１及び第２の分岐回路１、２は、ｎ−１の直列接続された電力半導体スイッチと、直列接続された電力半導体スイッチ間のｐ＝ｎ−２電力半導体スイッチ接合点を有している。分岐回路１、２のカウント数ｘ＜(ｐ＋１)／２を有する電力半導体スイッチ間の接合点に接続された中間回路５の電力半導体スイッチ９は第１のキャパシタンス６に接続され、さらに第１又は第２の分岐回路１、２のカウント数ｘ＜(ｐ＋１)／２を有する電力半導体スイッチ間の接合点で第１のキャパシタンス６に接続される。中間回路５のさらに別の電力半導体スイッチ１０は第２のキャパシタンス７に接続され、第２のキャパシタンス７は第２の分岐回路２の電力半導体スイッチ接合点に接続される。 （もっと読む）

【課題】従来の技術のリレー回路を、供給電圧の低下の際にリレー回路の安全を改善すること。
【解決手段】リレー（Ｋ１，Ｋ２）は、異なった最小限の保持電圧（ＵＨａｌｔ，ｍｉｎ１；ＵＨａｌｔ，ｍｉｎ２）および／またはコイル抵抗（Ｒｓｐｌ，Ｒｓｐ２）を有する。 （もっと読む）

【課題】簡単な構成で、半導体素子の劣化や破壊を防止すること。
【解決手段】ＥＣＵ２０からのＰＷＭ信号によって＋Ｂ電源からの電力を負荷に供給する半導体素子としてのＭＯＳＦＥＴ８１がオン／オフされ、電源回路３０からワンチップ上に搭載される、ワンチップの温度上昇を検出する温度検出回路８３、該温度検出回路８３の検出出力を保持するラッチ回路８４及び該ラッチ回路８４の出力に応じてＭＯＳＦＥＴ８１のゲート入力を遮断するゲート遮断回路８５を含む過熱保護手段を駆動させるための駆動電力が供給され、その温度検出回路８３が作動してゲート遮断回路８５がオンし、ＭＯＳＦＥＴ８１のゲート遮断による保護動作が行われるとともに、ＥＣＵ２０からのＰＷＭ信号の供給が無くなると、タイマ手段としてのタイマ回路４０によって所定期間だけ電源回路３０による駆動電力の供給が継続されるようにした。 （もっと読む）

【課題】ゲートコレクタ間容量が大きい場合でも、キャパシタンスを大きくすることなく、ターンオン損失を低減することができる電圧駆動型素子を駆動するための駆動回路を提供することにある。
【解決手段】
本発明では、駆動回路の最終段トランジスタＴｒ１の出力点とＩＧＢＴのゲート端子Ｇとの間を、ゲート抵抗Ｒｇ１を介して接続し、ゲート抵抗Ｒｇ１にコンデンサＣｅｘの一端を接続し、コンデンサＣｅｘの他端を駆動回路の電源Ｖｃｃへ接続している。ＩＧＢＴのゲートエミッタ間容量Ｃｇｅに蓄積された電荷が、ＩＧＢＴのゲートコレクタ間容量Ｃｇｃへ放電された後、コンデンサＣｅｘを介して、電源Ｖｃｃから少なくともゲートエミッタ間容量Ｃｇｅを充電する。 （もっと読む）

【課題】プラス電位及びマイナス電位を生成することができると共に、フライングコンデンサの数とスイッチの数を削減したチャージポンプ回路を提供する。
【解決手段】このチャージポンプ回路は、９個のスイッチＳＷ１〜ＳＷ９と第１及び第２のフライングコンデンサＣ１，Ｃ２、第１及び第２出力コンデンサＣｏｕｔ１，Ｃｏｕｔ２で構成される。初段の第１のフライングコンデンサＣ１はＳＷ１とＳＷ４の接続ノードであるノードＮ１とＳＷ１とＳＷ２の接続ノードであるノードＮ２に接続されている。また、次段(最終段)の第２のフライングコンデンサＣ２はＳＷ４とＳＷ５の接続ノードであるノードＮ３とＳＷ８とＳＷ９の接続ノードであるノードＮ４に接続されている。そして、第１の出力端子Ｐ１からプラス電位である３ＶＤＤが出力され、第２の出力端子Ｐ２からマイナス電位である−２ＶＤＤが出力される。ＶＤＤは電源電位である。 （もっと読む）