説明

Fターム[5J055EZ43]の内容

電子的スイッチ (55,123) | 機能的回路 (8,211) | 機械要素 (139) | 機械スイッチ (77)

Fターム[5J055EZ43]の下位に属するFターム

Fターム[5J055EZ43]に分類される特許

41 - 60 / 72


【課題】負荷(506)にかかる電圧をランピングするための回路及びシステムを提供する。
【解決手段】ランプ上昇波形を発生するためにコンデンサ(501)に充電する充電回路(500)を含む。回路(511)は、選択的に、ランプ上昇モードの間に、負荷(506)から第一ドライバ(510)を切り離し、そして通常動作モードの間に、負荷(506)と第一ドライバ(510)を結合する。ランプ上昇ドライバ(507a)は、充電回路(500)により発生したランプ上昇波形に応答して、負荷(506)にかかる電圧をランプ上昇するためにランプ上昇モードの間に、負荷(506)と選択的に結合する。放電回路(503d,514a,b)は、パワーダウン波形を発生するためにコンデンサ(501)を放電する。回路(511)は、出力負荷(506)に介する電圧のランプ下降の間に、出力負荷(506)から第一ドライバ(501)を選択的に切り離す。 (もっと読む)


【課題】電源検出回路のラッチを確実にリセットすると共に活栓挿抜動作を安定的に行うことである。
【解決手段】第1の検知レベルを検出するPowerDOWN検出回路と第1の検出レベルより高い第2の検出レベルを有するPowerON検出回路を具えPowerDOWN検出回路の出力lowlevelx信号によりラッチ回路を強制的に初期化すると共にスタータ回路スイッチによりPowerDOWN検出回路とPowerON検出回路を初期化する。 (もっと読む)


【課題】リピータが介在する通信システムにおいて、リピータと両方の伝送路との間での各データ伝送と、バイパスする必要のあるリピータを伝送路から切り離してのデータ伝送とを行う場合に、通信しない伝送路において高周波信号の高い遮断特性が実現できる信号切替方式を得ること。
【解決手段】リピータ3をバイパスしない場合は、切替手段SW9b,SW9cが共に導通状態となり、切替手段SW9aが高い遮断特性を有して遮断状態となる。また、リピータ3をバイパスしてデータ伝送を行う場合は、切替手段SW6aが導通状態となり、切替手段SW9b,SW9cが共に高い遮断特性を有して遮断状態となる。これによって、漏洩の少ない安定した通信が可能になる。 (もっと読む)


【課題】 端子数を削減しながら、半導体装置に搭載されている外部発振子を用いた発振回路と自励発振回路を1品種で使い分けることができるようにする。
【解決手段】 半導体装置20には、バイアス検知回路1、発振回路2、発振回路3、インバータINV1、インバータINV2、クロックドインバータCINV1、クロックドインバータCINV2、及び端子Pad1乃至3が設けられている。発振回路2から生成される高精度のクロック信号CLKを使用する場合、外部の低電位側電源Vss側に設けられた外部端子OPad3と外部端子Opad1の間を接続する。一方、自励発振回路である発振回路3から生成される比較的低消費電流のクロック信号CLKを使用する場合、抵抗R1を介して外部の高電位側電源Vdd側に設けられた外部端子Opad2と外部端子Opad1の間を接続する。 (もっと読む)


【課題】グランド端子が正規に接地されていないことによる誤動作を防止することが可能な電力供給制御装置を提供する。
【解決手段】強制遮断回路50は、パワーMOSFET14のゲート−ソース間に接続された短絡用FET51を備え、このゲートには、抵抗52及び上記抵抗24を介してグランド端子P5に接続されており、このグランド端子P5の電位Vgndに応じた電圧がゲートに与えられる。短絡用FET51は、パワーMOSFET14のソース電位Vsに対するグランド端子P5の電位Vgndの電位差が、上記第4レベル以上になっているときにオンしてパワーMOSFET14のゲート−ソース間を短絡させることで、当該パワーMOSFET14を第2強制遮断状態とする。 (もっと読む)


【課題】 リセット動作を制限する。
【解決手段】 携帯電話1は、アプリケーションプログラムを実行可能なCPU21と、電源をオンした状態とオフした状態とに切換える指示を受付けるための電源スイッチ14Bと、電源スイッチ14Bが所定時間閉ざされると、CPU21を再起動させるためのリセット信号を出力するリセット検出回路20とを備え、CPU21は、リセット可能な状態とリセット不可能な状態とのいずれかを示す状態信号SL1を出力し、リセット検出回路20は、状態信号SL1がリセット可能な状態を示すこことを条件に、ハイの信号S4(リセット信号)をリセット回路41に出力する論理積素子27を含む。リセット回路41は、リセット検出回路20からハイの信号S4(リセット信号)が入力されると、CPU21にローの信号SL5(リセット信号)を出力する。 (もっと読む)


【課題】複雑な信号処理を行うことなく、アナログ的な処理により、ある特定の電圧が印加された場合のみ動作するスイッチを提供する。
【解決手段】入力端子と、前記入力端子に入力される入力信号を制御する制御信号を入力する制御端子と、前記入力信号と前記制御信号とに基づき、出力信号を発生する出力端子とを含み、前記入力端子および前記制御端子に入力される信号を独立に印加可能であるようにしている。 (もっと読む)


【課題】 ウィスカが発生して一旦電気的に短絡した状態になっても、この短絡状態を除去することができる電気回路装置を得る。
【解決手段】 切替制御部98からの制御信号に従って、各切替スイッチ部92A、92Bが点線で示される第2の位置、各オンオフスイッチ部100が点線で示されるオフの位置に切り替えられ、隣り合う端子部76C間及び隣り合う端子部78C間に大きな電位差を生じさせることで、隣り合う端子部76C間、又は、隣り合う端子部78C間の少なくともいずれかの箇所にウィスカによる短絡部102が発生した状態となっている場合には、短絡部102を溶かして切断する。 (もっと読む)


【課題】
従来の半導体装置では、簡単な回路でソフトエラーを検出し、エラーの伝播を防ぐことが困難であった。
【解決手段】
本発明にかかる半導体装置は、複数の論理回路を直列に接続した発振回路10と、複数の論理回路のうち少なくとも2つ以上の論理回路の出力信号が入力され、前記出力信号の間の位相差が所定の位相差の範囲外となる場合に発振回路10を一時停止させ、他のブロックに発振回路10にエラーが発生したことを通知するリセット信号を出力するエラー検出回路20とを有するものである。 (もっと読む)


【課題】 ディジタルオーディオ信号出力端子が外部接続端子を介し外部機器に接続さ
れているか否かを判別してディジタルオーディオ信号出力端子からのディジタルオーディ
オ信号の出力および出力停止を自動的に切り換えられるディジタル信号出力装置を提供す
る。
【解決手段】 ディジタルオーディオ信号出力端子Dを外部機器10に接続線9を介し
接続する外部接続端子2における外部機器10の接続状態時にのみ電気的絶縁状態となる
部位に接続されて、外部機器10の接続および非接続に対応してスイッチング動作される
スイッチング素子Q1と、スイッチング素子Q1を通じての信号の入力および非入力の別
によりディジタルオーディオ信号出力端子Dからの出力をディジテルオーディオ信号また
は比較的低い一定値の直流電圧信号を択一的に出力すように切換制御する制御部1aとを
備えている。 (もっと読む)


【課題】複数の生成電圧の中からディジタルデータに対応した生成電圧の電圧降下を抑えて出力できる電圧生成回路、データドライバ及び表示装置を提供する。
【解決手段】電圧生成回路は、第1導電型MOSトランジスタにより構成される第1導電型の第1のセレクタと、各第2のセレクタが第1導電型MOSトランジスタにより構成される2個の第1導電型の第2のセレクタと、第2導電型MOSトランジスタにより構成される第2導電型の第1のセレクタと、各第2のセレクタが第2導電型MOSトランジスタにより構成される2個の第2導電型の第2のセレクタとを含む。第1導電型の第1及び第2のセレクタの各MOSトランジスタのチャネル幅方向は平行で、第1導電型の第2のセレクタの各第2のセレクタを構成するMOSトランジスタのうち第1導電型の第1のセレクタに接続されるMOSトランジスタがそのチャネル幅方向に隣接して配置される。 (もっと読む)


【課題】温度変化に伴うアナログスイッチ回路のオン抵抗値の変動を抑制する。
【解決手段】アナログスイッチ回路は、スイッチ部(11)と、第1の制御回路(12)と、第2の制御回路(13)とを備えている。スイッチ部(11)は、直列に接続された第1および第2のP型トランジスタ(111)、(112)ならびに直列に接続された第1および第2のN型トランジスタ(113)、(114)が、並列に接続され、接続された両端にそれぞれ第1の第2の端子(115、116)を有する。第1の制御回路(12)は、温度の増加に伴って出力電圧が減少し、当該出力電圧を第2のP型トランジスタ(112)のゲートに供給する。第2の制御回路(13)は、温度の増加に伴って出力電圧が増加し、当該出力電圧を第2のN型トランジスタ(114)のゲートに供給する。 (もっと読む)


【課題】
ノーマリオン特性を有する半導体素子またはしきい電圧が低い電界効果型パワー半導体素子に好適な半導体回路と、電界効果型パワー半導体素子を提供すること。
【解決手段】
本発明の半導体回路は、ダイオードとキャパシタを使用した負電源電圧発生回路を設け、低温状態では、パワー半導体素子が接続されている高圧電圧端子の電圧を目標電圧まで上昇する前に、電界効果型パワー半導体素子を発熱させてしきい電圧を上昇させ、通常駆動時のゲート・ソース間電圧範囲を超える負のゲート・ソース間電圧を印加してドレインリーク電流を抑制した後に高圧電源を上昇させる。 (もっと読む)


【課題】パッケージサイズの縮小化を妨げることがなく、しかも低電圧・低消費電力系の素子と一体的に形成することが可能な程度に低電圧・低消費電力の可動素子、ならびにその可動素子を内蔵する半導体デバイス、モジュールおよび電子機器を提供する。
【解決手段】半導体基板10上に、信号を伝送するための信号線路11と、信号線路を機械的に継断するための継断部12と、継断部12を切り替えるための切替部13と、継断部12の切り替え後の状態を保持するための保持部14とを備える。継断部12および保持部14は互いに対向配置された一組の固定子12A,14Aおよび可動子12B,14Bを、切替部13は保持部14の可動子14Bと対向配置された可動子13Bをそれぞれ有する。切替部13の可動子13Bおよび保持部14の可動子14Bの少なくとも一方が、弾性部15を介して継断部12の可動子12Bと接続されている。 (もっと読む)


【課題】
ロジック回路の最低動作電圧に対する最適化を実現すること。
【解決手段】
第1の抵抗/ダイオード回路11から出力された動作速度と温度に対応する電圧V1と、Vt和回路14から出力された製造ばらつきに対応する電圧V2と、第2の抵抗/ダイオード回路15から出力された動作速度と温度に対応する電圧V3と、に基づいて、ロジック回路19に供給するレギュレータ出力電圧Voutを制御する。 (もっと読む)


安全インターロック回路であって、安全インターロック・スイッチがそれらの状態を報告することができる、安全インターロック回路。安全インターロック・スイッチと関連付けられた信号発生器が、安全インターロック回路の配線で伝送されるステータス信号を生成する。本発明は、ステータス信号を搬送するために追加の配線が必要とされないので、現行の設備を改装する場合に理想的である。
(もっと読む)


【課題】浮動出力部を有するが、より小型に、かつ低コストで製造することができる安全スイッチング装置を提供する。
【解決手段】自動化設備における電気負荷部の安全な切断用の安全スイッチング装置は、信号装置20を接続するための少なくとも1つの入力部38、40を有する。安全スイッチング装置は、評価制御ユニット82と、評価制御ユニット82によって制御することができ、かつ、負荷部への電力供給路を遮断するように設計されている少なくとも1つのスイッチング素子56、58とを有する。本発明の1つの局面によれば、切り替えスイッチ56、58は、少なくとも2つの相互に二者択一のスイッチング路66、68を有する切り替えスイッチであり、第1のスイッチング路66は、負荷部への電力供給路内に位置し、第2のスイッチング路68は、モニタリングユニット78に至る。 (もっと読む)


【課題】 信号を中継する外部接続先の増大に対応できる、拡張性の高い配線中継装置を提供する。
【解決手段】 2入力端子と2出力端子とを有するブロック複数個を1列とし、これを多数列組み合せて、配線の中継をする配線中継装置であって、各列のブロックは、1つのブロックの2つの出力端子のそれぞれが、後列の2つのブロックの一方の入力端子と接続される状態で組み合わされ、いずれのブロックとも、内部に各入力端子を何れの出力端子とも接続することが出来る配線網と、外部からの指示に従ってその配線網に所望の端子間の配線路を有効にさせる選択部とを備える。 (もっと読む)


【課題】高精度なサンプルホールド回路を提供する。
【解決手段】サンプル期間において、スイッチS1およびスイッチ回路S4はON状態、スイッチS3はOFF状態にされる。切替期間において、まず、スイッチ回路S4がOFF状態に切り替えられ、次にスイッチS1がOFF状態に切り替えられ、続いて、スイッチS3がON状態に切り替えられる。各トランジスタQ1,Q2は同一トランジスタサイズであり、各ゲート・ドレイン容量Cn,Cpは等しい。そこで、バイアス電圧TPHを適宜設定することにより、各スイッチS4a,S4bがOFF側に切り替わる際にクロック・フィールド・スルーによって各ゲート・ドレイン容量Cn,Cpに蓄積される各電荷Qn,Qpを互いに打ち消し合わせ、コンデンサC1に蓄積させないようにする。ホールド期間において、スイッチS1およびスイッチ回路S4はOFF状態、スイッチS3はON状態にされる。 (もっと読む)


【課題】簡単な構造のスイッチを使用して、複数のスイッチのオンオフをひとつの入力端子の安価なマイコンで検出する。全てのスイッチのオンオフを独立して検出する。
【解決手段】複数のスイッチのオンオフ検出回路は、複数のスイッチ1と、各々のスイッチ1のオンオフを”High”と”Low”の信号に変換する変換回路3と、変換回路3の出力に接続されて、変換回路3から出力される”High”と”Low”をアナログ信号に変換するD/Aコンバータ4と、このD/Aコンバータ4から出力されるアナログ信号を単一の入力端子6に入力するマイコン2とを備える。マイコン2は、入力されるアナログ信号をデジタル信号に変換するA/Dコンバータ5を備え、入力されるアナログ信号をA/Dコンバータ5でデジタル信号に変換し、デジタル信号から各々のスイッチ1のオンオフを検出する。 (もっと読む)


41 - 60 / 72