【課題】フィルタのノッチ周波数を調整する機能を持ったフィルタ装置を提供する。
【解決手段】入力信号を抵抗１０９と可変容量１１０、アクティブインダクタ１１１を備えたフィルタコア部１０２にて分圧し、フィルタコア部１０２のフィルタ特性信号Ｖｆの振幅と基準振幅とを比較する振幅比較回路１０１、振幅比較回路１０１での比較結果に基づいてアクティブインダクタ１１１の位相を制御する位相制御部１０８、フィルタコア部１０２のフィルタ特性信号Ｖｆの周波数と基準周波数とを比較する周波数比較回路１０３、周波数比較回路１０３の比較結果に基づいて可変容量１１０の容量を制御する可変容量制御部１１７によってフィルタ装置を構成し、アクティブインダクタ１１１の位相、可変容量１１の容量が制御される間、アクティブインダクタ１１１の位相制御部１０８が、フィルタコア部１０２を発振させる。 （もっと読む）

【課題】費用対効果が大きく、簡単であり、さらに正確な、フィルタを較正する方法を提供する。
【解決手段】フィルタ１０４、１１６は、較正中に発振器として再構成される。フィルタを再構成するために、スイッチおよび／または他の構成が使用されて、フィルタの負のフィードバックループに対して正のフィードバックループを再構成する。フィルタのコンポーネントを調整して、所望のフィルタ特性に対応する発振を達成するために発振パラメータが次に測定される。 （もっと読む）

【課題】電源ノイズにより遅延時間が影響を受けにくい遅延回路及び遅延回路を用いた電圧制御発振回路を提供する。
【解決手段】第１及び第２の電源端子と一対の差動信号入力端子と一対の差動信号出力端子とを備え、一対の差動信号入力端子から入力した信号を遅延させて一対の差動信号出力端子から出力する遅延部と、電流制御端子により制御された電源電流を遅延部の第１の電源端子と第２の電源端子との間に流すように制御する電流制御部と、第１及び第２の電源端子の電圧が一定の電圧になるように制御する電圧制御部と、を備える。 （もっと読む）

【課題】本発明は、フィルタリング特性調整機能を有するアナログフィルタを有するフィルタ回路に関し、アナログフィルタのフィルタリング特性を簡易な補正回路によって補正する機能を備える。
【解決手段】アナログフィルタ５０と、レプリカ回路としての発振器６１と、周波数比較ロジック６２を備え、周波数比較ロジック６２で、その発振器６１の発振周波数が基準周波数となるように、発振器６１とアナログフィルタ５０との双方を同時に調整する。 （もっと読む）

【課題】マルチバンド無線受信機のバンドパスフィルタを集積回路で構成する場合に、回路規模が大きくなり、チップ面積が大きくなったり、製造コストが高くなる。
【解決手段】混合回路５８は無線受信信号Ｓ_ＲＦをダウンコンバートして中間信号Ｓ_ＩＦを生成する。ＩＦＢＰＦ６０は、抵抗Ｒ及びキャパシタＣを用いたＲＣアクティブフィルタで構成され、Ｓ_ＩＦから目的受信信号を抽出する。抵抗Ｒは、クロック信号Ｓ_ＣＬによって駆動されるスイッチトキャパシタからなる等価抵抗により構成される。Ｓ_ＣＬを生成するフィルタ制御クロック生成回路７２は、Ｓ_ＣＬの周波数ｆ_ＣＬを、目的受信信号が属するバンドに応じて切り換えることができる。ＩＦＢＰＦ６０の通過帯域は、クロック周波数ｆ_ＣＬによる抵抗Ｒの等価抵抗値の切り換えにより、受信バンドに対応して変更できる。 （もっと読む）

【課題】温度信号の製造バラツキが小さく、高精度の温度信号を生成可能な電子回路を提供すること。
【解決手段】本発明は、ピンチオフ状態にせしめられる第１ＦＥＴ（ＦＥＴ１）と、第１ＦＥＴのソース端子Ｓ１に接続されてなる温度信号Ｖｔｅｍｐを出力する温度信号出力端子と、を具備する電子回路である。本発明によれば、ピンチオフ状態のＦＥＴのソース端子から出力される温度信号を用いることにより。製造ばらつきの小さい温度信号を得ることができる。
である。 （もっと読む）

【課題】
本発明は、誘導結合(inductive coupling)送受信装置に関する。
【解決手段】
本発明の一実施例による誘導結合送受信装置は、データを送信及び/又は受信する誘導結合送受信器と、前記誘導結合送受信器に接続されたインダクタ(inductor)と、前記誘導結合送受信器及び前記インダクタに接続されて前記インダクタのインダクタンス(inductance)変化を補償する共振補償装置を含む。 （もっと読む）

【課題】温度が変化しても中心発振周波数が安定している電圧制御発振器等を、簡単な構成で提供する。
【解決手段】入力信号Ｖｉに遅延量τｄを加えて出力信号Ｖｏとする遅延発生部１１と、遅延τｄを制御する遅延制御部１２とを備えている。遅延制御部１２は、遅延量τｄを調節する第一の制御信号としての制御信号Ｓ１を出力する遅延調節回路１３と、温度による特性変化を補償する第二の制御信号としての制御信号Ｓ２を出力する温度補償回路１４とを有し、制御信号Ｓ１と制御信号Ｓ２とを合成して得た第三の制御信号としての制御信号Ｓ３を遅延発生部１１へ出力することにより遅延量τｄを制御する。遅延制御部１２は、遅延調節回路１３と温度補償回路１４とを直列に接続することにより、制御信号Ｓ３を得ている。 （もっと読む）

【課題】広い周波数レンジでフィルタのＱ値を所望の値に設定する。
【解決手段】フィルタ回路１は、入力電圧信号を電流信号に変換する可変トランスコンダクタンスｇｍ１と、可変トランスコンダクタンスｇｍ１の後段に結合されたＲＬＣタンクと３ａを備え、ＲＬＣタンク３ａは、互いに並列に結合された可変キャパシタＣ１と可変抵抗Ｒ１とインダクタＬ１とを有し、可変キャパシタＣ１のキャパシタンス値を、フィルタ回路１の周波数特性を示す中心周波数またはカットオフ周波数の２乗に反比例して設定する周波数チューニング回路７と、可変抵抗Ｒ１の抵抗値を、可変トランスコンダクタンスｇｍ１のトランスコンダクタンス値に反比例して設定するゲインチューニング回路８とをさらに備え、可変トランスコンダクタンスｇｍ１のトランスコンダクタンス値は、中心周波数またはカットオフ周波数に依存した値に設定される。 （もっと読む）

【課題】チップ占有面積が小さく低消費電力の広帯域RF信号処理回路を提供すること。
【解決手段】半導体集積回路は、第1制御端子101の第1制御信号Vc1により制御可能なキャパシタンスC_Rを有する第1キャパシタ1と、第2制御端子102の第2制御信号Vc2により制御可能なキャパシタンスC_Lを有する第2キャパシタ3を含み等価的にインダクタLをエミュレートするジャイレータ2、5とからなる共振回路を半導体チップに具備する。キャパシタンスC_RとインダクタLは、並列共振回路を構成する。並列共振周波数を変更する際に、第1と第2のキャパシタ1、3のキャパシタンスを協調的に変更する。並列共振回路は増幅素子Q1の出力電極に接続されるアクティブ負荷に好適である。 （もっと読む）

【課題】２次以降の高調波を低減させた低歪の正弦波出力が得られ、また発振周波数を変えた場合でも、基本波を減衰させることなく、低歪の正弦波出力が得られるようにする。
【解決手段】マルチバイブレータ回路１０を有するマルチバイブレータ型発振回路で、マルチバイブレータ回路１０の出力側に、その出力電圧波形の高調波を低減する第１及び第２の電流可変（ｎ次）フィルタ回路２０，２２を接続し、このフィルタ回路２０，２２により、高調波を減衰させた低歪の正弦波出力を得る。また、マルチバイブレータ回路１０の発振周波数設定用のバイアス電流Ｉ_ｘ２，Ｉ_ｘ３と連動する連動電流をトランジスタＱ17，Ｑ18にて抽出し、この連動電流によって、上記フィルタ回路２０，２２のカットオフ周波数を変化させ、基本波の減衰をなくす。 （もっと読む）

【課題】 外部接続用の２端子の各入力インピーダンスが等しく差動回路に適用した場合の波形歪を抑制でき、小面積化、低消費電力化の図れるアクティブインダクタ回路を提供する。
【解決手段】 相互コンダクタンスの極性の異なる第１電圧制御電流源回路５Ａ〜５Ｄと第２電圧制御電流源回路６Ａ〜６Ｄの一方の入力と他方の出力、他方の入力と一方の出力
を互いに接続した能動回路１Ａ〜１Ｄの４つを循環的に接続し、各能動回路の４つの接続点の対向する１対間にキャパシタ４を接続し、他の対向する１対を外部接続用の端子対Ｎｘ１，Ｎｘ２として構成する。 （もっと読む）

【課題】低電力損失、低ノイズで被制御信号に対する制御ができる。
【解決手段】制御入力端子８に入力された制御信号１７による＋電位及び制御出力端子９に制御信号１８による−電位が、電圧制御可変コンデンサ２１の電圧制御可変コンデンサ１（Ｃ１〜Ｃ４）の各電極に抵抗器Ｒを介して供給される。すると、電圧制御可変コンデンサ２１（Ｃ１〜Ｃ４）の各電極間の＋電位及び−電位による制御信号により、各電極間の電圧制御可変コンデンサ２１の容量が変化する。従って、この変化した容量及びＡＣ入力１５による電位に応じた電界が制御信号の電圧に影響なく発生する。 （もっと読む）

【課題】ＬＳＩに形成されるGm-Cフィルタに使用される抵抗と容量の値が製造プロセスのばらつきにより変動した場合でも、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正し得るフィルタ回路を提供する。
【解決手段】マスタ回路２０における抵抗と容量のプロセス変動分に応じて補正された電流を基準としてGmアンプG1、G2、G3のバイアス電流を変化させることにより、スレーブフィルタ回路１０のカットオフ周波数を可変させる。 （もっと読む）

【課題】本発明は、電気的特性を有する回路を自動調整することによって、製造上のばらつきに関わらず、常に最適な周波数特性を得ることが可能な自動調整回路を提供することを目的とする。
【解決手段】本発明による自動調整回路は、入力信号の周波数により規定される電気的特性を有する回路であるフィルタ回路１０１を調整する自動調整回路であって、フィルタ１０１回路から出力された信号を検出し、検出結果に基づいてフィルタ回路１０１の電気的特性を調整する検出回路１０４と、固定の周波数を発信する固定周波数発信器１０２と、固定周波数発信器１０２の出力を受け、予め設定された信号値に応じて所定の周波数を有する信号を発生させるプログラマブル周波数合成器１０５とを備え、フィルタ回路１０１の調整時に所定の周波数を有する信号がフィルタ回路１０１に入力されることを特徴とする。 （もっと読む）

【課題】低価格で校正時間が短いＲＣキャリブレーション回路を提供する。
【解決手段】このＲＣキャリブレーション回路では、基準クロック信号ＲｅｆＣＬＫを２分周して分周信号ＶＩＮを生成し、分周信号ＶＩＮの立ち上がりエッジに応答してキャパシタを充電し、キャパシタの端子間電圧ＶＯＵＴが基準電圧Ｖｒｅｆを超えたとき、基準クロック信号ＲｅｆＣＬＫのレベルに応じてカウント値Ｃ１〜ＣＮが増加または減少し、カウント値Ｃ１〜ＣＮによってＲＣフィルタ回路およびＲＣリファレンス回路３の時定数を制御する。したがって、従来の遅延器７５やラッチ回路７６が不要となる。 （もっと読む）

【課題】小さな回路規模で、フィルタの周波数特性を精度よく調整できる自動調整機能付きフィルタを実現する。
【解決手段】基準信号発生器１０１から出力される基準信号を５次ＬＰＦ１０２と位相比較器１０３に入力し、位相比較器１０３にはさらに５次ＬＰＦ１０２の出力信号を入力する。フィルタ調整の開始時において、５次ＬＰＦ１０２の周波数特性は、その周波数特性が該フィルタの通過帯域となるように設定されている。また、位相比較器１０３は、上記基準信号と５次ＬＰＦ１０２の出力信号との位相差を検出し、５次ＬＰＦ１０２の周波数特性は、検出された位相差が減少する方向へ変化させられ、該位相差が０となった状態でその周波数特性が保持される。 （もっと読む）

【課題】ＣＲ積のバラツキを検出してフィルタ装置の周波数特性のバラツキを補正し、周波数特性を一定とする。
【解決手段】基準フィルタ１２のスイッチ２８は抵抗２１，２２、スイッチ２９は抵抗２３，２４のどちらかを選択、この抵抗は基準信号周波数選択回路７の周波数選択信号ｇにて決定される。周波数選択信号ｇは基準信号ａの周波数を識別する信号で、周波数識別信号ｉが基準信号周波数選択回路７に入力され、出力される周波数選択信号ｇを用いて基準フィルタ１２の群遅延量が入力される基準信号ａの周波数に反比例するように制御する。このため基準信号ａの周波数が違ってもカウンター出力信号ｅは変わらず、主フィルタ６では同じスイッチがオンする。基準信号ａに対して主フィルタ６のＣＲ積のバラツキに応じた最適な設定したとき、基準信号ａの周波数を変えても主フィルタ６の最適な設定が選択され、主フィルタ６の周波数特性は補正され一定となる。 （もっと読む）

【課題】 マイクロ波周波数で動作し、低出力、低ノイズで高品質を達成できるＣＭＯＳ差動増幅器を供給する。
【解決手段】 マイクロ波差動増幅器は、ソースが共通バイアス・ノードに接続され、ゲートが差入力信号を受信する入力ポートに接続され、さらにドレインが差出力信号を供給するための出力ポートに接続される第１および第２のＭＯＳデバイスから構成される。各デバイスのミラー・キャパシタは入力と出力ポートの間に必要なフィードバックを供給し、差出力信号の位相を差入力信号の位相と所定の周波数で４５゜シフトさせる。整合負荷と対応バイアス電流を用いて、ＮＭＯＳデバイスの動作点は各転送特性の線形領域に維持される。ジャイレータ構成中に４つの差動増幅器を内蔵するＶＣＯは、所定の周波数で発振し、８つの出力信号を持つ。 （もっと読む）

【課題】 従来の技術による諸問題を解決するため、フィルターの中心周波数を自動的に校正できるフィルター回路を提供する。
【解決手段】 校正ループは、基準クロック信号を生成する発振器と、発振器に結合され、基準クロック信号と動作電圧に基づいて出力振幅を生成する積分器と、第一入力端が積分器に結合され、第二入力端が発振器に結合され、積分器による出力振幅と発振器による基準クロック信号の振幅を比較して比較結果を出力する振幅比較器と、振幅比較器に結合される入力端と、積分器に結合される出力端を有し、振幅比較器から出力された比較結果に基づいて積分器に入力する動作電圧を調整する動作電圧調整器とを含む。 （もっと読む）