【課題】
本発明の目的は、高出力特性及び高利得特性を有するとともに、安定動作性を有する増幅器を提供することである。
【解決手段】
上記課題を解決するために、複数のカスコードトランジスタと、隣接するカスコードトランジスタ間に配置された抵抗素子と、を具備する増幅器が提供される。カスコードトランジスタはソース接地トランジスタとゲート接地トランジスタとが直列に接続されて構成されていることを特徴とする。また、抵抗素子は、ソース接地トランジスタとゲート接地トランジスタとが接続されている接続ノード間を接続していることを特徴とする。
（もっと読む）

【課題】小型で広い帯域に渡って安定なカスコード接続型の増幅器を実現する。
【解決手段】第１の電界効果トランジスタのゲート電極に接続された入力端子に高周波信号が入力され、前記第１の電界効果トランジスタのドレイン電極には、第２の電界効果トランジスタのソース電極が接続され、前記第２の電界効果トランジスタのドレイン電極に接続された出力端子から増幅された高周波信号が出力するカスコード接続型の増幅器であって、前記第１の電界効果トランジスタはエンハンスメント型電界効果トランジスタであり、前記第２の電界効果トランジスタはデプレッション型電界効果トランジスタであり、前記第２の電界効果トランジスタのゲート電極は容量を介さずに接地されている。 （もっと読む）

【解決手段】 いくつかの実施形態によれば、アンプ（200）はトランスコンダクタンス段（210）、テイル電流源段（230）、および適応型バイアス段を含み得る。トランスコンダクタンス段（210）は入力電圧（Vim）を受け取るように構成され得る。テイル電流源段（230）はトランスコンダクタンス段（210）に電流を供給するように構成され得る。適応型バイアス段はトランスコンダクタンス段をテイル電流源段に容量結合し得る。 （もっと読む）

【課題】フォールデッドカスコード接続の差動増幅段を有するコンパレータにおいて、オフセットの温度依存性を減らし検出精度を向上させる。
【解決手段】ソース共通接続された一対の差動ＭＯＳトランジスタを有する差動入力段（１１）と、差動ＭＯＳトランジスタのドレイン端子にフォールデッドカスコード接続されたカスコード段（１２）と、差動入力段とカスコード段に共通に接続された電流回路（Mn11〜Mn13,Mn21〜Mn23）と、カスコード段の出力ノードに接続された出力段（１３）とを備えたコンパレータ回路において、前記電流回路は、カスコード段のＭＯＳトランジスタのキャリア移動度の温度特性に起因する動作点の変動をキャンセルするような温度特性を付与された電流を流すように構成した。 （もっと読む）

【課題】温度と無関係に同一の動作および性能特性を示す増幅器を設計することが望まれる。
【解決手段】改良された直線性および低減されたパワー消費を備えた高周波数応答性を与える可変利得増幅器が提供される。改良された直線性および安定した動作のために複数の信号経路および補償回路網を備えた、１段トポロジから構築される増幅器が開示される。この増幅器において、改良された性能は、単一のトランジスタコンポーネントを、局所的な負帰還を組み込むエンハンスされた活性デバイスと置き換えることにより、取得される。本発明の１実施形態は、従来技術に対して、トランスコンダクタンスおよび入力インピーダンスを向上させるエンハンスメント回路である。さらなる発展は、改良された直線性を提供するエンハンスされた活性なカスコード回路である。 （もっと読む）

【課題】周波数が高くなってもノイズ除去性能を安定させることができる同調増幅回路を提供する。
【解決手段】本発明の同調増幅回路１は、直列接続されたインダクタ３１およびコンデンサ３２からなる直列共振器３と、直列共振器３の直近の前段に配置されているエミッタフォロア回路２と、直列共振器３の直近の後段に配置されているベース接地増幅回路４とを備えている。 （もっと読む）

【課題】 広帯域・高出力特性が得られ、かつ入力反射特性に優れた分布型増幅器を提供する。
【解決手段】 順次直列に接続される複数の伝送線路と、この複数の伝送線路を介して伝播された入力信号がゲート電極に入力される複数のFETを備え、入力信号の増幅を行う分布型増幅器であって、
複数の前記伝送線路の入力端子に直列にカットオフ周波数を基準として低周波数側では直列に抵抗が挿入され、高周波数側ではショートした特性を示すイコライザ回路を備えると共に、このイコライザ回路と直列にカットオフ周波数以上の周波数においてインピーダンス整合を行う入力側無損失整合回路を備える。 （もっと読む）

低雑音トランスコンダクタンス増幅を提供するためのデバイスが提示される。前記デバイスは、差動ＲＦ入力信号を受信するように構成されたＰＭＯＳトランスコンダクタンス部と、前記ＰＭＯＳトランスコンダクタンス部に結合されたＰＭＯＳカスコード部と、前記ＲＦ差動入力信号を受信するように構成されたＮＭＯＳトランスコンダクタンス部と、前記ＮＭＯＳトランスコンダクタンス部に結合されたＮＭＯＳカスコード部と、を含み、前記ＰＭＯＳカスコード部及びＮＭＯＳカスコード部は、差動直交出力信号及び差動同相出力信号を提供する。ＲＦ信号を増幅するための方法も提示される。前記方法は、差動ＲＦ入力信号を受信することと、前記差動ＲＦ入力信号を電流信号に変換することと、前記電流信号をバッファリングして差動直交出力信号及び差動同相出力信号を提供すること、とを含む。
（もっと読む）

【課題】 無線通信回路全体の電源電圧を高めることなく、また電力増幅回路としての性能を劣化させることなく、高出力が可能な電力増幅回路を実現する。
【解決手段】 ゲート電極に信号入力端子が接続されたＦＥＴ１と、ゲート電極にオン・オフ制御信号の入力端子が接続され、ソース電極がＦＥＴ１のドレイン電極にカスコード接続され、ドレイン電極に信号出力端子が接続されたＦＥＴ２とを備え、信号入力端子に入力する信号を増幅して信号出力端子から出力する電力増幅回路において、ＦＥＴ２のドレイン−ソース間耐圧は、ＦＥＴ１のそれより高い構成である。 （もっと読む）

【課題】コスト高となる外付けフィルタ素子を使用せずに集積回路において不要波抑圧比の高い増幅回路を提供する。
【解決手段】増幅回路において、入力整合回路１と、入力電圧に対してコンダクタンスに比例する電流を正相出力するトランスコンダクタ回路２と、入力電流を入力インピーダンスで取り込み、入力電流に比例する出力電流を出力インピーダンスで正相出力するカスコード回路３と、入力電流を電圧信号に変換する負荷回路４と、出力整合回路５と、トランスコンダクタ回路２の入力端子と出力端子間に接続される帰還回路６を具備することにより、帰還回路６の発生するインピーダンスの周波数依存性に対応し、かつ不要波抑圧特性の大きい増幅回路を実現する。 （もっと読む）

【課題】本発明は、カスコード型オペアンプに関し、ホット・エレクトロン・デグラデーション効果に起因して出力抵抗の減少が生じても、ゲインの低下が招来するのを抑制することにある。
【解決手段】複数のトランジスタが直列結合されたカスコード段を備えるカスコード型オペアンプにおいて、出力電圧が、ホット・エレクトロン・デグラデーション効果に起因して出力抵抗の減少が生ずる所定電圧以上であるか否かを判別する出力電圧判別手段と、出力電圧判別手段の判別結果に応じてゲイン特性を変更し、具体的には、出力電圧がその所定電圧以上であると判別される場合に、該所定電圧未満であると判別される場合に比して所定のゲイン要素を増加させるゲイン特性変更手段と、を設ける。 （もっと読む）

【課題】雑音、消費電力の増大をさせることなくカスコード増幅器を用いた回路を安定的に動作させることのできる構成を提供する。
【解決手段】カスコード増幅器からなるユニットセルを並列に接続した回路において、ユニットセルの出力側の配線の分岐部に方向性結合器を用いる。配線を単純に分岐しただけだと、ユニットセルの出力側から見ると、配線が並列に２本接続されているように見え、分岐部の抵抗値が下がり、したがって、カスコード増幅器の出力側の抵抗が下がり、カスコード増幅器が発振しやすくなってしまう。分岐部に方向性結合器を使えば、ユニットセルの出力側の抵抗値を小さくせずに、信号を分岐することが出来る。 （もっと読む）

【課題】差動増幅回路のオフセット電圧を小さくする。
【解決手段】本発明の差動増幅回路は、差動入力信号を受け取るＮＭＯＳトランジスタ対を備えるＮ型入力段２と、Ｎ型入力段２に接続された出力段４と、前記差動入力信号を受け取るＰＭＯＳトランジスタ対を備えるＰ型入力段３と、Ｐ型入力段３に接続された出力段５と、出力端子ＯＵＴとを備えている。出力段５は、出力段４に含まれるＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換え、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換え、接地端子を電源端子に置き換え、電源端子を接地端子に置き換えた構成を有している。出力端子ＯＵＴは、出力段４の出力と出力段５の出力に共通に接続されている。 （もっと読む）

【解決手段】修正された微分重ね合わせ（ＤＳ）低ノイズ増幅器（ＬＮＡ）は、メイン電流経路とキャンセル電流経路を含む。キャンセル経路の三次歪みは、メイン経路の三次歪みをキャンセルするために使用される。新規な一側面では、分離されたソース・ディジェネレーション・インダクタが、２つの電流経路の各々につきあり、これにより他方の電流経路に影響を与えることなく、一方の電流経路の調整を容易にする。第２の新規な側面では、ＬＮＡ負荷を通過しないデブースト電流経路が設けられる。デブースト電流は、ヘッドルームの問題を生じさせることなく、ネガティブ・フィードバックを増加させる。第３の新規な側面では、キャンセル電流経路及び／またはデブースト電流経路がプログラマブルにディセーブルとされて、高線形性を求めない動作モードにおいて電力消費を低減し、ノイズ量を改善する。 （もっと読む）

【課題】電流精度と起動性能に優れた電流供給回路を提供する。
【解決手段】電流供給回路は、イネーブル検出回路１と、イネーブル状態のときに所定の電流を出力する第１のカスコード回路２と、第１のカスコード回路２の出力電流に応じた電流を出力する第２のカスコード回路３と、第１のカスコード回路２内の第１のノードＶａの電位に基づいて第１のカスコード回路２内の第２のノードＶｂの電位を生成する第１の電位発生回路４と、第２のカスコード回路３内の第３のノードＶｃの電位に基づいて第２のカスコード回路３内の第４のノードＶｄの電位を生成する第２の電位発生回路５と、イネーブル状態になった直後に、第１のカスコード回路２および第１の電位発生回路４の動作とは無関係に、第３のノードＶｃの電位を設定するスタートアップ回路６とを備える。スタートアップ回路６により、第２のカスコード回路３の出力電流を短時間で安定化させることができる。 （もっと読む）

【課題】増幅回路などのアナログ回路にバイアスを供給するバイアス回路において、増幅回路の線形性とゲインを両立させること。
【解決手段】ｇｍ補償電流源１３により、増幅回路２００の電流源トランジスタ２１、ゲインを決めるソース接地トランジスタ２２，２３に流れる電流を制御することによって、ソース接地トランジスタ２２，２３の相互コンダクタンスｇｍを補償し、ゲインを補償する。１／ｒ電流源１４により、増幅回路２００の負荷抵抗２６，２７のばらつきに反比例する電流を流すことによって、ソース接地トランジスタ２２，２３に接続されたゲート接地トランジスタ２４，２５のゲートバイアス点を一定に保ち、ゲート接地トランジスタのドレイン端子における線形性の劣化を抑制する。 （もっと読む）

【課題】広帯域で高い帰還ループ利得を保ち尚且つ安定な低雑音負帰還増幅器を実現する。
【解決手段】トランジスタ２４、トランジスタ２７及び抵抗３０で構成されるカスコード増幅器に帰還トランス２３及び帰還抵抗４４による二重の負帰還路を付加した二重負帰還低雑音増幅器において、該二重負帰還低雑音増幅器の出力端子とカスコード増幅器の入力端子即ちトランジスタ２４の入力端子との間にキャパシタ４２及び抵抗４５からなる位相補償回路を付加し、カスコード増幅器の上段トランジスタ即ちトランジスタ２７の入力端子にキャパシタ４３及び抵抗２８からなる位相補償回路を付加する。これらの位相補償回路により、高周波帯まで高い帰還ループ利得を保ち尚且つ安定な、従来よりも広帯域で高いダイナミックレンジを持つ低雑音負帰還増幅器を実現できる。 （もっと読む）

【課題】増幅器を構成する直列に接続されたＦＥＴの少なくとも１つのバイアスの安定化を図り、増幅器の利得の安定化を図ること。
【解決手段】増幅装置は、負荷抵抗、第１及び第２ＦＥＴが直列に接続された構造を有する増幅器と、第１ＦＥＴに第１バイアス電流を供給する第１バイアス回路と、第２ＦＥＴに第２バイアス電流を供給する第２バイアス回路とを有する。第２バイアス回路は、第１及び第２ＦＥＴの接続ノードにおけるバイアス電圧と、第１バイアス回路の出力電圧とが等しくなるように、第２ＦＥＴのゲートに制御信号を与える比較装置を有する。 （もっと読む）

【解決手段】局部発振器（ＬＯ）バッファ及びミキサについての選択可能なサイズが開示される。実施形態では、受信機が高い利得モードで動作する際には、ＬＯバッファ及び／またはミキササイズは増加され、他方受信機が低い利得モードで動作する際には、ＬＯバッファ及び／またはミキササイズは減少され得る。実施形態では、ＬＯバッファ及びミキササイズは、lock stepで増加及び減少される。調整可能なサイズを有するＬＯバッファ及びミキサの具体的な実施形態についての回路接続形態及び制御方式が開示される。 （もっと読む）

【課題】 カスコード接続されたトランジスタを有する増幅器や定電流発生回路の電源電圧マージンを大きくする。
【解決手段】 カスコード型カレントミラー回路５０には、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１１、ＮＭＴ１２、ＮＭＴ２１、ＮＭＴ２２、ＮＭＴ３１、ＮＭＴ３２、ＮＭＴ４１、ＮＭＴ４２、ＮＭＴ５１、及びＮＭＴ５２が設けられる。Ｎｃｈ ＭＯＳトランジスタＮＭＴ１２のドレインは、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１１、ＮＭＴ１２、ＮＭＴ２１、ＮＭＴ２２、ＮＭＴ３１、ＮＭＴ３２、ＮＭＴ４１、ＮＭＴ４２、ＮＭＴ５１、及びＮＭＴ５２のゲートに接続される。低電位側電源（接地電位）Ｖｓｓ側に設けられるＮｃｈ ＭＯＳトランジスタＮＭＴ１１、ＮＭＴ２１、ＮＭＴ３１、ＮＭＴ４１、及びＮＭＴ５１の閾値電圧はＮｃｈ ＭＯＳトランジスタＮＭＴ１２、ＮＭＴ２２、ＮＭＴ３２、ＮＭＴ４２、及びＮＭＴ５１の閾値電圧よりも大きく設定される。 （もっと読む）