【課題】ＲＦで動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。
【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０における電圧−電流変換抵抗素子Ｒ１と並列に主増幅器３１０とは逆極性のＭＯＳトランジスタで構成されたバイパス回路３２０を設け、このバイパス回路３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに対し逆極性で且つ相似な特性を呈するバイパス作用信号を生成し、該バイパス作用信号で主増幅器３１０に生じる二次歪成分をバイパス回路３２０側に引き込むことによって、主増幅器３１０とバイパス回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。 （もっと読む）

【課題】２つ以上の送信周波数を使用する金属検出システムを提供する。
【解決手段】少なくとも２つの送信周波数グループから選択される送信周波数を有する送信信号を生成する送信装置３と接続される送信コイル４と、受信装置５に含まれる少なくとも１つの増幅装置１４，１５の信号入力へ出力信号を提供し、出力信号が、システムが平衡状態にあるように相互に相殺する第１及び第２の受信コイル６，７とを備えた、平衡コイルシステムを含む金属検出システム１を作動させる。制御装置１６が、少なくとも１つの増幅装置１４，１５の信号入力と接続される少なくとも１つの制御可能インピーダンス装置１２，１３の制御入力に提供される制御信号を送信装置３の送信周波数に従って生成し、送信周波数が増減されるとき、インピーダンス値が増減されるような方法で制御信号が、制御可能インピーダンス装置１２，１３のインピーダンス値を制御する。 （もっと読む）

【課題】ＲＦ（Radio Frequency）で動作する、シングルエンド出力であるフィードバック型の広帯域増幅器において、特に二次歪み耐性に優れたフィードバック型の広帯域増幅器を実現する。
【解決手段】入力信号を電圧−電流変換して出力するＭＯＳトランジスタＱ１の出力電流を第１の抵抗素子Ｒ１によって出力電圧に変換し、該出力電圧をＭＯＳトランジスタＱ１の入力に第２の抵抗素子Ｒ２によってフィードバックする。さらに、第１のバイアス回路（ＶＧ1＋Ｒ３）からＭＯＳトランジスタＱ１の入力へバイアスを供給する。そして、このバイアス値を、ＭＯＳトランジスタＱ１のドレイン電流が流れるように、且つ、ＭＯＳトランジスタＱ１のドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるように設定する。 （もっと読む）

【課題】パススルーモード時の通過特性を向上できかつ低電源電圧化に対応できるパススルー付き増幅器を提供する。
【解決手段】パススルーモード時に、信号伝達用トランジスタ（Ｍ１）とともにバイアス制御用トランジスタ（Ｍ２）をオンさせて、出力端子ＯＵＴの電圧をバイアス制御用トランジスタ及び抵抗（Ｒ１）を介してグランド電位に維持させる。これにより、信号伝達用トランジスタの制御端子には電源電圧が印加され、信号伝達用トランジスタの一方の主端子はグランド電位に維持されるので、信号伝達用トランジスタのオン抵抗が最大限に減少する。 （もっと読む）

【課題】回路規模が小型で低消費電流、出力信号の線形性に優れ、周波数特性が平坦であって、その上低ノイズの位相可変増幅器を提供する。
【解決手段】入力信号の位相を調整する移相部１、位相が調整された後の信号のゲインを増幅するゲイン可変増幅部２によって位相可変増幅器を構成する。そして、移相部１は、全域通過フィルタで構成される可変容量の容量素子１０３、容量素子１０３がエミッタとベースとの間に接続され、調整された入力信号の位相に対応する位相電流を生成するトランジスタ１０１を含み、可変ゲイン増幅部２は、移相電流がテール電流として供給されるトランジスタ１０８、トランジスタ１０９を含む差動対、トランジスタ１０９に流れる電流を電圧に変換する抵抗素子１０７、トランジスタ１０８、トランジスタ１０９に流れる電流を制御する制御信号を出力する制御回路１０６を含む。 （もっと読む）

【課題】信号の信号レベルを増幅するに際し、十分な利得を得ながら、サーマルノイズとフリッカノイズとの両者を同時に低減することができるＣＭＯＳオペアンプ、及びセンサ装置を提供することを目的とする。
【解決手段】第１ＭＯＳＦＥＴＱ１及びＱ２が配置されており、互いに信号レベルが異なる２種類の信号の入力を受け付ける信号入力部１０と、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が配置されており、信号入力部１０により受け付けられた２種類の信号の差分を増幅して出力する信号出力部１１と、を備える。第１ＭＯＳＦＥＴＱ１及びＱ２のゲート酸化膜の厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さよりも小さく、第２ＭＯＳＦＥＴＱ４〜Ｑ１１のゲート酸化膜の厚さは、基準厚さを超える厚さとされており、基準厚さは、第２ＭＯＳＦＥＴＱ４〜Ｑ１１が予め設定された利得を得ることができる基準電圧値のゲート電圧に耐える厚さとされている。 （もっと読む）

【課題】アクティブ回路を線形化する。
【解決手段】第１、第２のトランジスタで構成される主信号経路は、主信号経路内の回路素子の非線形性に起因する歪みを生成する。第３及び第４のトランジスタで構成される補助信号経路は、主信号経路によって生成された歪み成分を除去するために用いられる歪み成分をアクティブに生成することによって、３次歪み成分を除去することが可能となる。前記第２及び第３のトランジスタのサイズは、前記増幅器に関する利得損失を低減させて優れた線形性を達成させるサイズが選択される。 （もっと読む）

【課題】より安定して動作することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の電流供給回路の他端にドレインが接続され、ダイオード接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースにドレインが接続され、第１の電位と異なる第２の電位にソースが接続され、第１のＭＯＳトランジスタのゲートにゲートが接続された第２のＭＯＳトランジスタと、第２の電流供給回路の他端にドレインが接続され、第１のＭＯＳトランジスタのソースにソースが接続され、ダイオード接続された第３のＭＯＳトランジスタと、出力端子にドレインが接続され、第３のＭＯＳトランジスタのドレインにゲートが接続された第４のＭＯＳトランジスタと、第４のＭＯＳトランジスタのソースにドレインが接続され、第２の電位にソースが接続され、予め設定された電圧がゲートに印加された第５のＭＯＳトランジスタと、を備える。 （もっと読む）

【課題】単相増幅器において、出力信号に含まれる２次歪み成分を除去する。
【解決手段】増幅器は、第１の導電型の半導体で形成され第１の出力電流ΔＩ１を出力する第１のＭＯＳトランジスタＮＭ１２と、前記第１の導電型の半導体で形成される第２のＭＯＳトランジスタＮＭ１３と、第２の導電型の半導体で形成され第２の出力電流ΔＩ２を出力する第３のＭＯＳトランジスタＰＭ１２と、前記第１の出力電流ΔＩ１と前記第２の出力電流ΔＩ２との差電流により設定される負荷電流に応じて出力信号ΔＩＲ１を生成する負荷抵抗ＲＬ１とを備える。 （もっと読む）

【課題】 ＩＣチップ上のコンデンサ面積を小さくすることができる位相補償回路を提供する。
【解決手段】 エラーアンプの出力端子に容量と抵抗を直列接続し、容量に流れる電流を抵抗の両端に接続したトランスコンダクタンスアンプにより増幅してフィードバックすることにより、エラーアンプの周波数特性の主要極の周波数を低くする。 （もっと読む）

【課題】低耐圧のトランジスタを用いた高出力の電力増幅器を提供すること。
【解決手段】本発明に係る電力増幅器は、制御端子に第１の入力信号が入力される第１のトランジスタ６と、第１のトランジスタ６と縦列接続され、制御端子に第２の入力信号が入力される第２のトランジスタ１０とを備え、第１の入力信号と第２の入力信号とが、同期し、かつ、同位相であるものである。これにより、出力電圧が、最大電圧振幅時に、第１のトランジスタ６と第２のトランジスタ１０とに略均等に分割して印加される。 （もっと読む）

【課題】利得を変化させた際の出力インピーダンスの変動を抑える可変利得増幅器を得る。
【解決手段】ゲートバイアスが供給されるゲートが入力端子１と接続され、入力された信号を増幅するソース接地型増幅素子３と、一端からドレインバイアスが印加される複数の並列抵抗６３を有するとともに、並列抵抗６３の他端間を結ぶ複数の直列抵抗６２を有するラダー抵抗回路６１と、ゲートバイアスが供給されるゲートが高周波的に接地され、ドレインがラダー抵抗回路６１における各並列抵抗の他端と接続され、ソースがソース接地型増幅素子３のドレインと接続され、複数のゲート接地型増幅素子５₁〜５_nと、複数のゲート接地型増幅素子のいずれかのドレインに接続された出力端子１２と、複数のゲート接地型増幅素子のゲートと接続され、ゲートバイアスを選択的に供給するゲートバイアス制御回路６とを備える。 （もっと読む）

【課題】出力トランジスタに直列にトランジスタを接続し、このトランジスタに入力信号を入力すると共に、このトランジスタによって出力トランジスタをドライブするカスコード構成の増幅回路では、出力トランジスタのベース電位は固定されていた。このため、電源電圧が高くなると出力トランジスタの消費電力が増大し、その規格を越えてしまうという課題があった。本発明は、電源電圧が高くなっても出力トランジスタの消費電力が増大しない増幅回路を提供することを目的にする。
【解決手段】電源電圧が入力され、この電源電圧に基づいて出力トランジスタのベース電位を決定すると共に、電源電圧の変動に連動して、前記出力トランジスタのベース電位を変化させる電圧帰還回路を具備した。電源電圧が高くなると出力トランジスタのベース電位も高くなるので、出力トランジスタの消費電力を低減することができる。 （もっと読む）

【課題】ＲＦ高効率高出力電力増幅とともに、低ひずみ化の可能性をも併せ持つカスコード回路を提供する。
【解決手段】カスコード回路の両ＦＥＴ（または両バイポーラトランジスタ）の接続部にバイアス電圧を印加することで、ソース接地ＦＥＴにおけるゲートバイアス電圧（またはエミッタ接地バイポーラトランジスタにおけるベースバイアス電圧）と、ＲＦゲート接地ＦＥＴにおけるドレーンバイアス電圧（またはベース接地バイポーラトランジスタにおけるコレクタバイアス電圧）とを、独立に設定できる。特に、これらのバイアス電圧を、ソース接地ＦＥＴ（またはエミッタ接地バイポーラトランジスタ）がＢ級動作ないし深いＡＢ級動作をし、かつ、交流ゲート接地ＦＥＴ（または交流ベース接地バイポーラトランジスタ）が浅いＡＢ級動作ないしＡ級動作をする組み合わせに設定する。 （もっと読む）

【課題】回路設計の余裕を拡大すること。
【解決手段】半導体集積回路１００は、トランジスタ１２４ａ，１２４ｂと、検出回路１３１と、バイアス生成回路１３２と、を備えている。トランジスタ１２４ａおよびトランジスタ１２４ｂは、基板にバイアスが印加される。検出回路１３１は、トランジスタ１２４ａおよびトランジスタ１２４ｂの閾値電圧を検出する。バイアス生成回路１３２は、検出回路１３１による検出結果に基づいてバイアスを生成する。 （もっと読む）

装置は、共通のＤＣ電流によってバイアスされ、入力信号から増幅された出力信号を発生するように適応されたカスケードの増幅ステージを含む。第１の増幅ステージは、入力電圧信号を実質的に２倍にするルーティングネットワークと、入力電圧信号から第１の電流信号を発生する第１の相互コンダクタンスゲインステージとを含む。第２の増幅ステージは、第１の電流信号を第２の電圧信号に変換する共振器と、第１の電流信号から第２の電流信号を発生する第２の相互コンダクタンスステージとを含む。第３の増幅ステージは、第２の電流信号から第３の電流信号を発生する電流ゲインステージと、第３の電流信号が流れて出力信号を発生する負荷とを含む。
（もっと読む）

アンプの直線性を改善するための技術が述べられる。典型的な設計では、アンプ（例えば、パワーアンプ）は、スタック内に結合された複数のトランジスタと、少なくとも一つのダイオードを含む。前記複数のトランジスタでは、入力信号を受信して増幅する出力信号を提供する。少なくとも一つのダイオードがスタック内の少なくとも一つのトランジスタに動作可能なように結合される。各ダイオードは、スタック内の関連付けられたトランジスタに可変バイアス電圧を提供する。各ダイオードは、高入力パワーでダイオードの両端で電圧降下を有し、そして、高入力パワーで関連付けられているトランジスタに高バイアス電圧を提供する。少なくとも一つのトランジスタは、少なくとも一つのダイオードから高バイアス電圧に起因する高入力パワーで高ゲインを有する。高ゲインはアンプの直線性を改善する。
（もっと読む）

入力信号電圧を複数の入力信号電流に変換するための複数の電圧−電流トランスデューサとカスコード段とを備える例示的装置が開示される。カスコード段は、増幅器利得制御を実現するように電圧−電流トランスデューサに結合される。カスコード段は、薄ゲート酸化膜トランジスタと厚ゲート酸化膜トランジスタとを備える。
（もっと読む）

パワー消費に対して制御可能な線形性および雑音指数を有する低雑音増幅器（ＬＮＡ）システムが提供される。システムは、調節のために２つの制御入力を備える。一方の入力は、実効トランジスタ幅を制御し、他方の入力は、バイアス電流を制御する。実効トランジスタ幅に対する変化が、信号に与えられる利得を変更し、バイアス電流に対する変化が、システムのパワー消費を変更する。より厳密な信号仕様に関して、ＬＮＡのインピーダンス整合した誘導縮退変化が提供される。
（もっと読む）

【課題】相対精度のばらつきの増加が原因で生じる出力対の２つのトランジスタのオフセット電圧を低減させる。
【解決手段】入力信号ＩＮａをゲートに入力する第１のＮｃｈトランジスタＭＮ１と、入力信号ＩＮｂをゲートに入力するＮｃｈトランジスタＭＮ２と、ＮｃｈトランジスタＭＮ１、ＭＮ２のソースを接続して電流源となるＮｃｈトランジスタＭＮ３と、ＮｃｈトランジスタＭＮ１のドレインとＰｃｈトランジスタＭＰ５のバックゲートとをソースに接続してドレインから出力信号ＯＵＴｂを出力するＰｃｈトランジスタＭＰ４と、ＮｃｈトランジスタＭＮ２のドレインとＰｃｈトランジスタＭＰ４のバックゲートとをソースに接続してドレインから出力信号ＯＵＴａを出力するＰｃｈトランジスタＭＰ５と、を備える。 （もっと読む）