【課題】トランジスタの耐圧を考慮することなく出力電圧や出力振幅を設定することができるドライバ回路を得る。
【解決手段】本発明に係るドライバ回路は、それぞれの第１端子が共通接続され、それぞれの制御端子から互いに相補な入力信号を入力する第１，第２のトランジスタと、第１，第２のトランジスタの第１端子に接続された定電流回路と、第１端子がそれぞれ第１，２のトランジスタの第２端子に接続され、それぞれの第２端子から互いに相補な出力信号を出力する第３，４のトランジスタと、第３のトランジスタの第２端子と電圧源との間に設けられた第１の抵抗と、第４のトランジスタの第２端子と電圧源との間に設けられた第２の抵抗と、第３，４のトランジスタの第２端子の電圧レベルに応じた電圧を第３，４のトランジスタの制御端子に印加する電圧レベル変換回路とを有する。 （もっと読む）

【課題】広帯域化及び低雑音化を図り、集積回路化の際にチップ面積の増大を極力抑えることができるようにする。
【解決手段】ゲートが共用バイパスキャパシタ６を介してグランドに接続された第１及び第２の電界効果トランジスタ４，５が、入力端子１と出力端子２間に縦続接続されてゲート接地増幅器が構成されると共に、抵抗器８とキャパシタ９が直列接続されてなるＲＣ直列回路１０が、入力端子１と出力端子２間に接続されて設けられ、入力インピーダンスが高く、整合容易な、広帯域で、低雑音の増幅器が提供されるものとなっている。 （もっと読む）

【課題】セルフカスコード方式において常に最適な出力抵抗を得ること。
【解決手段】半導体基板上にソース又はドレインが互いに直列に接続された同一極性の２個のｎＭＩＳＦＥＴ（ＭＮ１、ＭＮ２）を有する。ＭＮ１及びＭＮ２のゲートは、同一のゲート端子ＶＧに接続される。ゲート端子ＶＧには、直流ゲートバイアス電圧と交流信号電圧が印加される。ＭＮ２のドレインは、ＭＮ１のドレインよりも高い電位が印加されている。ＭＮ２の基板に印加される直流基板バイアス電圧ＶＳＵＢは、ＭＮ１の基板に印加されるグラウンド電圧よりも高い。ＭＮ２の直流基板バイアス電圧ＶＳＵＢは、回路状態に応じて、変化するように構成されている。 （もっと読む）

【課題】カスコード接続型低雑音増幅器のＤＣ付近の雑音を抑制してＮＦを改善する。
【解決手段】ＬＮＡ３０には、第１のアンプ部１、第２のアンプ部２、電流検出部３、コンデンサＣ１、及び抵抗Ｒ１が設けられる。第２のアンプ部２と第１のアンプ部１の間に並列接続されたコンデンサＣ１及び抵抗２が設けられ、並列接続されたコンデンサＣ１及び抵抗２を介して第２のアンプ部２及び第１のアンプ部１が縦続接続されている。電流検出部３は、＋側の入力がコンデンサＣ１及び抵抗Ｒ１の一端に接続され、−側の入力がコンデンサＣ１及び抵抗Ｒ１の他端に接続され、抵抗Ｒ１に流れるバイアス電流をモニターし、バイアス電流が所定値から変動した場合、バイアス電流を補正する信号（フィードバック電流或いはフィードバック電圧）を第１のアンプ部に出力し、低周波及びＤＣでの電流値を一定になるように制御する。 （もっと読む）

【課題】消費電力の増加を招くことなく歪み特性の向上を図った低雑音増幅回路を得る。
【解決手段】低雑音増幅回路１１はＮＭＯＳソース接地アンプ１Ａ及びＰＭＯＳソース接地アンプ２Ａの直列接続により構成される。ＮＭＯＳソース接地アンプ１Ａは増幅用トランジスタとしてＮＭＯＳトランジスタＭ１のみを含み、ＰＭＯＳソース接地アンプ２Ａは増幅用トランジスタとしてＰＭＯＳトランジスタＭ２のみを含む。低雑音増幅回路１１は低雑音を実現すべく、高周波用の整合回路ＭＣ１、コイルＬ１、及びバイアス部（抵抗Ｒ１１を介してバイアス電圧Ｂias１をＮＭＯＳトランジスタＭ１のゲートに付与する部分）を設けている。 （もっと読む）

【課題】比較的大きな電源電圧を使用するＬＮＡであっても、所望の雑音指数（ＮＦ）を得ることができるようにする。
【解決手段】信号の入力端ＩＮと出力端ＯＵＴとの間にトランジスタＮ１，Ｎ２をカスコード接続することにより、初段増幅器として用いるソース接地トランジスタＮ１には電源電圧ＶＤＤ以上の耐圧が不要となるようにして、ソース接地トランジスタＮ１をゲート接地トランジスタＮ２よりも耐圧の低い微細化されたプロセスルールで構成し、低い雑音指数で所望の増幅度を得ることが可能なＬＮＡを実現する。 （もっと読む）

【課題】高周波回路用の新規な利得切替増幅回路を提供する。
【解決手段】可変利得増幅回路は、同調増幅回路と参照回路と帰還手段とを備える。同調増幅回路は、従属接続される第１の入力トランジスタ、第１のカスコードトランジスタおよび第１のバイアス電流制御用トランジスタと、直列に接続される同調素子とを有する。参照回路は、従属接続される第２の入力トランジスタ、第２のカスコードトランジスタおよび第２のバイアス電流制御用トランジスタを備え、第２のカスコードトランジスタのゲートが第１のカスコードトランジスタのゲートに接続され、同調増幅回路と並列に接続される。帰還手段は、基準電圧を第２の入力トランジスタのソース電圧と比較し差分を増幅し、増幅した前記差分を第２のカスコードトランジスタのゲートに入力する。帰還手段は、増幅された前記差分を第２のカスコードトランジスタのゲートに入力して、第２の入力トランジスタのソース電圧が基準電圧に等しくなるよう帰還を掛ける。 （もっと読む）

【課題】ＳＮＲ劣化など他の性能を犠牲にすることなく省電力化が可能な差動増幅回路およびこれを用いたサンプルホールド回路を提供すること。
【解決手段】第１のゲート、第２のゲート、ソース、およびドレインをそれぞれ有し、それぞれの該第１のゲートと該第２のゲートとは独立に制御され得、該第１のゲート両者間に差動入力が供給され得、該ソース両者が第１の基準電位に共通接続された第１、第２のトランジスタと、第１、第２のトランジスタのドレインの側それぞれに接続された第１、第２の負荷回路と、第１、第２のトランジスタそれぞれのドレイン側両者間での同相電圧を検出する検出回路と、この同相電圧を第２の基準電位と比較して増幅し出力信号を第１、第２のトランジスタの第２のゲート両者に共通に供給する比較・増幅回路とを具備する。 （もっと読む）

【課題】消費電流が小さく、セトリング性能が高い演算増幅回路を提供する。
【解決手段】このフォールデッドカスコード型演算増幅回路では、Ｎ型差動トランジスタ対の電流源であるトランジスタ１の電流駆動能力を、その負荷段の電流源であるトランジスタ４，５の各々の電流駆動能力よりも小さく設定し、Ｐ型差動トランジスタ対の電流源であるトランジスタ１４の電流駆動能力を、その負荷段の電流源であるトランジスタ１０，１１の各々の電流駆動能力よりも小さく設定する。これにより、消費電流の低減化とセトリング性能の向上を図ることができる。 （もっと読む）

【課題】出力インピーダンスの利得による変動を抑制しつつ所望の利得差を得るために必要なトランジスタのサイズ（数）を縮小することが可能な増幅回路を提供する。
【解決手段】本発明に係る増幅回路１００は、第１、２の主電流が流れるように信号入力端子に所望の電圧が印加された第１、２の主トランジスタ２、４と、第１、２の入力信号が入力される第１、２の信号入力トランジスタ５、６と、第１の制御信号Ｓ１が入力される第１、２の高利得補助トランジスタ７、８と、第２の制御信号Ｓ２が入力される第１、２の低利得補助トランジスタ９、１０とを備える。低利得時において第１、第２の入力信号Ｖｉｎｐ、Ｖｉｎｎから変換された信号電流は第１、第２の出力端子１１、１２で差動の反対側に逆相で加算され、信号電流差分しか第１、第２の出力端子１１、１２から取り出されず利得は小さくなる。 （もっと読む）

【課題】カスコード接続増幅回路の動作を、容易な手段によって確実に停止させることができ、アイソレーションの改善を図ることが可能であるカスコード接続増幅回路を実現する。
【解決手段】本発明に係るカスコード接続増幅回路１は、カスコード接続されるトランジスタＱ１、Ｑ２を備える。このカスコード接続増幅回路１は、トランジスタＱ１のコレクタ端子を接地させるか否か、を選択するスイッチ素子ＳＷ１を備えている。 （もっと読む）

【課題】低い電源電圧でも高いアイソレーション特性を得ることが可能な可変利得増幅器を実現する。
【解決手段】可変利得増幅器１は、カスコード型増幅器１０，２０、および減衰器１１１を備えている。カスコード型増幅器１０，２０は、減衰器１１１を介して、互いに並列に接続されている。このとき、単位増幅器としてのカスコード型増幅器が多段に設けられているので、アイソレーション特性を向上させることができる。また、カスコード接続されている電界効果トランジスタは、飽和ドレイン電圧程度の電位で動作していれば良く、バイポーラトランジスタよりも低電圧で動作可能である。 （もっと読む）

【課題】高い信号利得を得る一方で、出力インピーダンスを低く保時する１段バランス電圧アンプを提供する。
【解決手段】バランス電圧アンプは、３対の３極真空管を含み、２系統の入力信号（＋入力、−入力）を増幅するとともに２系統の出力信号（＋出力、−出力）を生成するように構成される、１段を有するように開示される。バランス電圧アンプは、高電圧利得、広帯域幅、および低出力インピーダンスを提供する。局部フィードバックは、出力と第２対の３極真空管との間に与えられる。全体フィードバックは、出力と第１対の３極真空管との間に与えられる。局部または全体フィードバックが使用される場合、さらに帯域幅が広くなり、出力インピーダンスが低くなり、全体のバランスが改善される。 （もっと読む）

【課題】消費電流を極度に増加させることなく、スルーレートを改善することが可能な演算増幅回路を提供する。
【解決手段】一対の差動入力端に接続された差動トランジスタ部および差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部１１と、フォールデッドカスコード差動増幅部１１からの信号を出力信号とするプッシュプル出力部１２と、電流バイアス部と基準電源との間に接続され、カレントミラー部に流れる電流を増加させるスルーレート改善部１４と、フォールデッドカスコード差動増幅部１１からプッシュプル出力部１２への信号の電圧変動に応じて、スルーレート改善部１４の電流量を調整する増幅部１３とを備えている。この構成により駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。 （もっと読む）

【課題】小型化および出力信号の波形歪みの低減が可能なアナログマルチプレクサを提供する。
【解決手段】Ｎ個（Ｎは２以上の整数）の主入力端子(2,3)に入力される入力信号のうちの何れか一つを主出力端子(4)に選択的に出力するアナログマルチプレクサであって、Ｎ個の主入力端子にそれぞれ接続された第１の入力端子(10a,40a)、主出力端子に電気的に接続された第２の入力端子(10b,40b)および出力端子をそれぞれ有するＮ個の増幅部(10,40)と、Ｎ個の増幅部の出力端子にそれぞれ接続された入力端子(30a,30b,60a,60b)、および主出力端子に接続された出力端子(30c,30d,60c,60d)をそれぞれ有するＮ個のスイッチ部(30,60)と、Ｎ個の増幅部の出力端子と第１の電源線との間にそれぞれ接続されるＮ個の負荷部(20,50)と、Ｎ個のスイッチ部の出力端子と第２の電源線との間に接続される共通負荷部（７０）とを備える。 （もっと読む）

【課題】利得を変化させた際の出力インピーダンスの変動を抑える可変利得増幅器を得る。
【解決手段】入力端子１にゲートが共通に接続され、ソースが共通に接地されたソース接地ＦＥＴ３₁〜３_nと、ゲートが高周波的に接地されると共にゲートバイアスが供給され、ソースがソース接地ＦＥＴ３₁〜３_nの各ドレインに共通に接続されたゲート接地ＦＥＴ５と、ゲート接地ＦＥＴ５のドレインおよびドレインバイアスが供給されるドレインバイアス端８子間に接続された負荷インダクタ１０と、ゲート接地ＦＥＴ５のドレインおよび負荷インダクタ１０間に接続された出力端子１２と、ソース接地ＦＥＴ３₁〜３_nの各ゲートに接続され、ゲートバイアスを選択的に供給するゲートバイアス制御回路１４とを備えた。出力端子１２側のゲート接地ＦＥＴ５は、利得の変化に対してサイズが変わらないため、出力インピーダンスの変化を抑圧することができる。 （もっと読む）

【課題】広い可変利得範囲を得ることができ、さらに、増幅段トランジスタの切替時における線形性の劣化を抑制することが可能な可変利得増幅器を提供すること。
【解決手段】可変利得増幅器１は、信号入力端ＩＮに接続された増幅段トランジスタＱと、この増幅段トランジスタＱの出力端にカスコード接続された複数のカスコード段トランジスタＴとを含み、さらに、減衰器ＡＴを介して並列接続された複数のカスコード増幅器Ａｍｐを有する。さらに、各カスコード増幅器Ａｍｐに含まれる複数のカスコード段トランジスタＴのＯＮ／ＯＦＦ動作を制御するゲート電位制御回路２０と、選択された１つの増幅段トランジスタＱのみがＯＮとなるように、複数の増幅段トランジスタＱのＯＮ／ＯＦＦ動作を制御するベース電流制御部１１を備えている。 （もっと読む）

【課題】低電力で高い利得を得る低雑音増幅器を提供する。
【解決手段】本発明は、オン／オフ切り替え機能を含み、好ましくは超帯域（ＵＷＢ）インパルス無線（ＩＲ）受信機に適用される低電力低雑音増幅器（ＬＮＡ）に関する。本発明では、長いオン期間の間に最良の利得を供給するため、非常に低電力で高い利得の共通ゲートの静電性クロスカップリングカスケードＬＮＡが提案されている。本発明は、また、迅速なオン／オフ切り替えを実施する目的で、より短い受信パルス幅のための共通ソースカスコードＬＮＡも提供している。第１及び第２増幅段が、第１段の整合ネットワークと干渉しないように、入力信号は、第１増幅段に印加され、切り替え手段は、第２増幅段に接続されている。本発明は、また、複数の低雑音増幅素子を用いて、無線周波数信号を増幅する方法に関する。 （もっと読む）

【課題】差動増幅回路において消費電力をより低減しかつ高い直流利得を得ること。
【解決手段】差動増幅回路中のゲインブースト増幅回路において、１）第６のトランジスタのドレインが、第８のトランジスタのドレインに接続され、かつ、第１０のトランジスタのドレインが、第４のトランジスタのドレインに接続されている。２）第４および第１０のトランジスタのゲート幅（単位ゲート長当たりに換算。以下のゲート幅について同）の合計と第５のトランジスタのゲート幅との比が、第１の電流源回路と第２の電流源回路との電流比にほぼ比例し、第４のトランジスタのゲート幅が、第１０のトランジスタのゲート幅以上である。３）第８および第６のトランジスタのゲート幅の合計と第９のトランジスタのゲート幅との比が、第３の電流源回路と第４の電流源回路との電流比にほぼ比例し、第８のトランジスタのゲート幅が、第６のトランジスタのゲート幅以上である。 （もっと読む）

【課題】利得切替で雑音性能の変化が無い可変利得増幅器を提供する。
【解決手段】ソース接地NMOSトランジスタM1 １０１のゲート電極は高周波入力端子１１２に、ソース電極は接地電位に接続される。ゲート接地NMOSトランジスタM2は、ゲート電極がVCC １０９に、ソース電極はM1１０１のドレイン電極と接続されている。M2 １０２のドレイン電極は、負荷１０４と接続されるとともに、出力端子１０５に接続され、出力電力が取り出される。M1１０１のドレイン電極はノード１１６からMOS容量１０６に、MOS容量１０６の他端はPMOSトランジスタM3 １０７のドレイン電極に接続される。M3 １０７のゲート電極、ソース電極はそれぞれコントロール回路１０８、VCC１０９に接続され、コントロール回路１０８の出力電圧によって抵抗値が変化するようM3 １０７は適切にバイアスされる。負荷１０４の他端はVCC １０９に接続されている。 （もっと読む）