【課題】オン時における電流の迅速な立ち上がりを実現し、複雑な工程を経ることなく、ｎ型ＨＥＭＴとモノリシックにインバータを構成可能な半導体装置を得る。
【解決手段】第１の極性の電荷（ホール）供給層２２ａと、電荷供給層２２ａの上方に形成されており、凹部２２ｂａを有する第２の極性の電荷（ホール）走行層２２ｂと、電荷走行層２２ｂの上方で凹部２２ｂａに形成されたゲート電極２９とを含むｐ型ＧａＮトランジスタを備える。 （もっと読む）

【課題】プロセスの耐圧を超える電圧が出力でき、要求される装置性能（高速・高電圧）を満足するドライバ集積化回路の構成を提供する。
【解決手段】差動入力回路と、レベルシフト回路と、出力回路が、同一のプロセスで製造され、基板電位（サブ電位）が異なる、３つ以上のチップに分割配置されており、それぞれのチップの基板印加電圧が異なるように設定することにより、プロセス耐圧よりも大きい出力電圧を提供する。 （もっと読む）

【課題】出力特性の平坦度が良好な広帯域増幅器を提供する。
【解決手段】第１中心周波数有する第１増幅ユニットと、第１増幅ユニットに並列に配置され、第１中心周波数よりも高い第２中心周波数を有する第２増幅ユニットと、第１増幅ユニットの入力と第２増幅ユニットの入力に接続された電力分配器と、第１増幅ユニットの出力と第２増幅ユニットの出力に接続された電力合成器とを備える広帯域増幅器。 （もっと読む）

【課題】製造時の工程及び製品の消費電力の点で優れたレギュレータモジュール、及びそれを用いたバイアス回路を提供する。
【解決手段】パワーアンプモジュールとレギュレータモジュール８０１を含むパワーアンプをバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術によって１チップで構成する。レギュレータモジュール８０１はデプリーション型トランジスタによる差動増幅回路を内包する。該差動増幅回路の一方のＦＥＴＱ４のソース端子を、ダイオード接続したバイポーラトランジスタＱ７を介して、ＦＥＴＱ３のソース端子と接続することで、バイポーラトランジスタＱ７の電位差をレギュレータの出力電圧とすることが可能となる。 （もっと読む）

【課題】温度依存性の低減、電源電圧依存性の低減、電源電圧および負電圧に重畳されている雑音の十分な減衰、製造プロセスの選定自由度の向上、を実現することができるバイアス回路、ＬＮＡ、ＬＮＢ、通信用受信機、通信用送信機、およびセンサーシステムを提供する。
【解決手段】ソース端子４が接地されたＨＥＭＴ１のためのＨＥＭＴバイアス回路１１であって、両電源型のオペアンプＡＭＰ１と、抵抗素子ＲＩと、第１基準電圧源ＶＸと、第２基準電圧源ＶＹとを備え、オペアンプＡＭＰ１は、正入力端子がＨＥＭＴ１のドレイン端子３に接続され、負入力端子が第２基準電圧源ＶＹに接続され、出力端子がＨＥＭＴ１のゲート端子に接続され、抵抗素子ＲＩは、一方の端子がＨＥＭＴ１のドレイン端子３に接続され、他方の端子が第１基準電圧源ＶＸに接続されている。 （もっと読む）

【課題】デジタル化されたオーディオ信号入力を受入れ、デジタル・アナログ変換なしにスピーカのような負荷を駆動するＤ級オーディオ増幅器を開示する。
【解決手段】この増幅器は、（１）複数のデジタル値の形式のデジタル化されたオーディオ信号を受取る手段と、（２）デジタル値に応じてパルス波形をパルス幅変調する手段と、（３）変調された波形に対して動作し、デジタル化されたオーディオ信号のアナログ表示を発生する復調器とを含む。 （もっと読む）

デジタルアフィン変換変調器及び電力増幅器は、送信機アンテナを駆動する。変調器は、信号に対してアフィン変換を実行し、Ｉ，Ｑ空間は複数のセクタにマッピングされる。あるセクタにおける信号は、角度がセクタ境界を規定する２つのベクトルの和として表される。デジタル電力増幅器は、各々が少なくとも２つの増幅器ユニットを含む複数の増幅器セルを含む。所定の信号に対して、各増幅器ユニットは、信号のアフィン変換済みセクタの１つの境界角度に対応する位相を有するクロック信号を選択的に増幅する。各位相クロック信号を受信する複数の増幅器セルの部分集合は、アフィン変換空間における信号を記述する関連するベクトルの大きさに基づいてイネーブルされる。その変調方式は、極性変調の群遅延の不整合や帯域幅の拡張なしで直交変調より高い効率を示す。
（もっと読む）

【課題】出力振幅の拡大と消費電力の低減とを両立する。
【解決手段】選択部２０は、相異なる正側電源電位Ｖ1[+]および正側電源電位Ｖ2[+]の何れかを選択する。電位生成回路３０は、選択部２０が選択した電源電位（Ｖ1[+]，Ｖ2[+]）から負側電源電位Ｖ3[-]を生成する。増幅器１４は、正側電源電位Ｖ1[+]および負側電源電位Ｖ3[-]を電源として動作し、中間信号ＳBを増幅した出力信号ＳCを生成する。制御回路４０は、中間信号ＳBの振幅αBが閾値αTH_Bを下回る場合には正側電源電位Ｖ1[+]を選択し、振幅αBが閾値αTH_Bを上回る場合には正側電源電位Ｖ2[+]を選択するように、選択部２０を制御する。 （もっと読む）

【課題】良好な高周波特性を維持しつつ、増幅器の使用周波数帯域切換えが可能な半導体集積回路を提供する。
【解決手段】結合係数ｋ１を有し、互いに並列に接続されるコイルＬ１１及びコイルＬ１２と、コイルＬ１１及びコイルＬ１２に直列に接続されるコイルＬ１３と、コイルＬ１１に並列に接続されるコンデンサＣ１１と、コイルＬ１２に並列に接続されるコンデンサＣ１２と、コイルＬ１１の一端と、コンデンサＣ１１の一端とに接続される入力端子ｐ１と、コイルＬ１２の一端と、コンデンサＣ１２の一端とに接続される入力端子ｎ１と、入力端子ｐ１と、入力端子ｎ１とにそれぞれ逆位相の入力信号を供給する入力信号供給部２００とから構成されることを特徴とする半導体集積回路。 （もっと読む）

【課題】振幅レンジを拡大したミュート回路を提供する。
【解決手段】ミュートトランジスタ２は、接地電圧を中心として正負にスイングするミュート対象となるオーディオ信号Ｓ_ＯＵＴが伝搬する信号ライン５と、接地端子との間に設けられた、ＮＰＮ型バイポーラトランジスタである。ミュート制御回路２０は、ミュート状態において、ミュートトランジスタ２のベースに正電圧の制御信号ＭＵＴＥを出力してミュートトランジスタ２をオンし、非ミュート状態において、ミュートトランジスタ２のベースに負電圧の制御信号ＭＵＴＥを出力してミュートトランジスタ２をオフする。負電圧生成回路２２は、正の電源電圧Ｖｄｄを受け、負電圧−Ｖ_ＮＥＧを生成する。レベルシフト回路２４は、電源電圧Ｖｄｄと接地電圧のいずれかのレベルをとる制御信号Ｓ１を受け、電源電圧Ｖｄｄと負電圧−Ｖ_ＮＥＧのいずれかのレベルをとる制御信号ＭＵＴＥにレベルシフトする。 （もっと読む）

【課題】回路設計の余裕を拡大すること。
【解決手段】半導体集積回路１００は、トランジスタ１２４ａ，１２４ｂと、検出回路１３１と、バイアス生成回路１３２と、を備えている。トランジスタ１２４ａおよびトランジスタ１２４ｂは、基板にバイアスが印加される。検出回路１３１は、トランジスタ１２４ａおよびトランジスタ１２４ｂの閾値電圧を検出する。バイアス生成回路１３２は、検出回路１３１による検出結果に基づいてバイアスを生成する。 （もっと読む）

【課題】印刷などによって低温で生成された場合であっても高速駆動が可能でかつ良好な出力特性を得ることができる増幅回路を提供する。
【解決手段】オペアンプ１００は、差動増幅回路１１０、バイアス回路１２０、電圧レベルをシフトするレベルシフト回路ユニット１５０と増幅回路ユニット１６０からなるソース接地増幅回路１４０を具備し、すべてのトランジスタを同一プロセスにて簡易に製造できるディプレッション型のトランジスタにて構成する。 （もっと読む）

【課題】高周波増幅器の線形性を改善し、広範囲の入力信号に対して高線形特性を持ち、消費電力が少なく高効率で、集積が容易となる、高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機を提供する。
【解決手段】高周波増幅用トランジスタのベースに接続されたベースバイアス供給用回路を備えた高周波増幅器において、ベースバイアス供給用回路のみを見込んだ場合のインピーダンスと、高周波半導体トランジスタの入力インピーダンスとが、高周波信号の広範囲の入力レベルにおいて、虚数値が共役（コンジュゲート）になるように回路を構成した。 （もっと読む）

【課題】回路構成を複雑にすることなく、所望の周波数帯域において利得を向上させる増幅回路を提供する。
【解決手段】本発明の増幅回路は、半導体基板３と、前記半導体基板３上に形成され、高周波信号を増幅するトランジスタ１と、前記トランジスタ１のソース電極１０ｓに接続された誘導性リアクタンス素子とを有し、前記誘導性リアクタンス素子は、前記半導体基板１の上方に形成され、有機物で構成される有機誘電体層６と、前記有機誘電体層６の前記半導体基板３側と反対側の面上に形成された配線を有する金属再配線層７とを含み、前記配線の一端は、前記トランジスタ１のソース電極１０ｓに接続され、前記配線の他端は接地され、前記誘導性リアクタンス素子のリアクタンス値は、前記高周波信号の周波数帯域の中心周波数において１０Ω以下である。 （もっと読む）

【課題】 直流成分カット用のコンデンサが不要であるなどの各種効果が享受可能なＤ級増幅回路を提供する。
【解決手段】 Ｄ級増幅回路は、ソースが電源電位（ＶＤＤ）とされドレインが第１ノード（Ｎ１）に接続された第１トランジスタ（Ｔｒ１）と、ソースが基準電位とされドレインが第１ノードに接続された第２トランジスタ（Ｔｒ２）と、ソースが第２ノード（Ｎ２）に接続されドレインが基準電位とされた第３トランジスタ（Ｔｒ３）と、第１・第２ノード各々に接続された第１コンデンサ（Ｃ１）と、ソースが第１ノードに接続されドレインが出力端である第４トランジスタ（Ｔｒ４）と、ソースが第２ノードに接続されドレインが前記出力端である第５トランジスタ（Ｔｒ５）と、を備える。ゲートドライバ（１０２）は、負荷（７０）に正負両方向の電流が流れるように各トランジスタを制御する。この場合、第１コンデンサが負荷に対する電源として機能する。 （もっと読む）

【課題】低い電源電圧で駆動でき、かつ、電源電圧の変動に対して安定な基準電圧を生成するとともに、基準電圧の温度係数が製造工程におけるパラメータの変動に影響されにくい半導体装置を提供することである。
【解決手段】第１のトランジスタのコレクタ端子と第２のトランジスタのエミッタ端子とを接続して出力端子とし、第１のトランジスタのベース端子と第２のトランジスタのベース端子とを接続して第１のベース端子とし、第１のトランジスタと第２のトランジスタとは同一構造であり、第１のベース端子には、第１のトランジスタのエミッタ側ｐｎ接合がわずかに順方向バイアスされる動作領域から逆方向バイアスされる動作領域となる範囲の電圧を印加され、供給電圧には、第１及び第２のトランジスタがnpn、又はpnpかによって、正の電圧又は負の電圧を印加される半導体装置。 （もっと読む）

無線アプリケーション用の５Ｗを超える電力で動作する高出力半導体素子（４００）は、高出力半導体素子の活性領域（４０４）を含む半導体基板（４０２）と、高出力半導体素子の活性領域にコンタクトを提供する、半導体基板上に形成された接触領域（４０８）と、半導体基板の一部を覆うように形成された誘電体層（４１２）と、高出力半導体素子に外部接続部を提供するリード線（５００、５０２）と、高出力半導体素子の活性領域とリード線との間の半導体基板上に形成されたインピーダンス整合回路網（５１０、５１２）であって、インピーダンス整合回路網は、誘電体層上に形成された複数の導体線（４１４）であって、活性領域の接触領域に高出力接続部を提供する、接触領域に結合された複数の導体線を含み、該複数の導体線はインピーダンス整合のための所定のインダクタンスを有する、インピーダンス整合回路網とを備える。
（もっと読む）

【課題】回路のレイアウト面積を小さくすることができるオペアンプ及び表示パネルの駆動装置を提供する。
【解決手段】ソースアンプ１２１は、差動回路３００、カレントミラー回路２１０、出力回路２１２を含んで構成されている。差動回路３００は、高耐圧のＮＭＯＳトランジスタＮ１１Ａ、Ｎ１１Ｂがカレントミラー回路２１０と並列接続された差動対Ｎ１１と、ＮＭＯＳトランジスタＮ１３と、を含んで構成されている。シンクアンプは、差動回路３０２、カレントミラー回路２１６、及び出力回路２１８を含んで構成されている。差動回路３０２は、高耐圧のＰＭＯＳトランジスタＰ１２Ａ、Ｐ１２Ｂがカレントミラー回路２１６と並列接続された差動対Ｐ１２と、ＰＭＯＳトランジスタＰ１５と、を含んで構成されている。 （もっと読む）

【課題】利得調整および広範囲な電圧源にも安定して適用することができる利得調整回路およびＤ級電力増幅回路を提供する。
【課題を解決するための手段】
利得調整回路100はアナログ入力信号が入力される信号入力端子102、アナログ信号を増幅し電圧源E１が供給される演算増幅器108、演算増幅器108の反転入力端子108aと出力端子108cとの間に接続される第1のＴ型抵抗回路T123を備える。信号入力端子102と反転入力端子108aとの間に利得調整するための第１の可変抵抗RV1を接続する。演算増幅器108の非反転入力端子108bにはバイアス電圧供給回路130から直流バイアス電圧が供給される。バイアス電圧供給回路130は第１の電圧生成回路132および第２のバイアス電圧生成回路138を備える。第１のバイアス電圧生成回路132は第2の電圧源E2および第２のT型抵抗回路T123aを備え、第２のバイアス電圧生成回路138は第3の電圧源E3および第2の可変抵抗RV2を備える。 （もっと読む）

【課題】大振幅出力および広帯域周波数特性を確保することができ、特に光変調器のドライバＩＣに適用可能な増幅回路を提供する。
【解決手段】増幅回路は、入力段トランジスタ１１と出力段トランジスタ１２とを含み、入力された信号を入力段トランジスタ１１および出力段トランジスタ１２で増幅して出力する多段増幅部１０と、多段増幅部１０の出力を、該多段増幅部における出力段トランジスタ１２の入力に帰還する帰還部２０と、を備える。帰還部２０は、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを含み、多段増幅部１０の出力を、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを介して出力段トランジスタ１２の入力に帰還する。 （もっと読む）