増幅回路および光変調器用ドライバ回路
【課題】大振幅出力および広帯域周波数特性を確保することができ、特に光変調器のドライバＩＣに適用可能な増幅回路を提供する。
【解決手段】増幅回路は、入力段トランジスタ１１と出力段トランジスタ１２とを含み、入力された信号を入力段トランジスタ１１および出力段トランジスタ１２で増幅して出力する多段増幅部１０と、多段増幅部１０の出力を、該多段増幅部における出力段トランジスタ１２の入力に帰還する帰還部２０と、を備える。帰還部２０は、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを含み、多段増幅部１０の出力を、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを介して出力段トランジスタ１２の入力に帰還する。
【解決手段】増幅回路は、入力段トランジスタ１１と出力段トランジスタ１２とを含み、入力された信号を入力段トランジスタ１１および出力段トランジスタ１２で増幅して出力する多段増幅部１０と、多段増幅部１０の出力を、該多段増幅部における出力段トランジスタ１２の入力に帰還する帰還部２０と、を備える。帰還部２０は、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを含み、多段増幅部１０の出力を、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを介して出力段トランジスタ１２の入力に帰還する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路、および光変調器を駆動する光変調器用ドライバ回路に関する。
【背景技術】
【０００２】
次世代ネットワーク（Next Generation Network：ＮＧＮ）の実現に向け、伝送速度の向上と高密度波長多重とによる大容量フォトニクスネットワークの構築が進むなか、高速の光伝送システムを導入する機運が高まっている。
【０００３】
高速の光伝送システムの実現には、光変調器を駆動する広帯域・大振幅の専用ドライバＩＣの開発が必須である。例えば、ニオブ酸リチウム（ＬｉＮｂＯ３）を用いた光変調器（ＬＮ変調器）において、４０Ｇビット／秒という高速の光変調を実現するためには、広帯域で動作することに加えて、電気光学効果を得るための４〜５Ｖｐ−ｐ程度の大振幅の電圧を出力できるドライバ回路（ドライバＩＣ）が必要となる。
【０００４】
広帯域の増幅回路としては、従来から帰還型増幅回路が知られている。例えば、特許文献１には、帰還型増幅回路を対として用いて差動構成としたものが記載されている。
図１４は、上記特許文献１に記載された増幅回路の要部構成を示している。
【０００５】
この増幅回路は、入力段トランジスタ１１、出力段トランジスタ１２および負荷抵抗ＲＬを有する二段のエミッタ接地増幅回路１０と、帰還トランジスタ２１および帰還抵抗ＲＦを有する帰還回路２０Ａとを備えた帰還型増幅回路を２つ用いて差動構成としている。
【０００６】
上記帰還型増幅回路では、二段の増幅で周波数特性が低下した信号を、二段目の増幅段の入力に帰還することで最終的な高周波成分を増加させて広帯域の周波数特性を確保することできる。
【特許文献１】特開平１０−２４７８３１号公報（図９）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述したように、光変調器を駆動するドライバＩＣには、広帯域化だけではなく、大振幅化も求められており、上記従来の帰還型増幅回路の出力を大振幅化して、これをドライバＩＣに適用することが考えられる。
【０００８】
しかしながら、上記従来の帰還型増幅回路の出力を大振幅化する場合には次のような問題がある。
すなわち、従来構成では、広帯域の周波数特性を確保すべく帰還抵抗ＲＦの値が比較的小さく設定されており、出力段トランジスタ１２のコレクタ側（図中のＢ点）の電位とベース側（図中のＡ点）の電位との差が小さい、言い換えれば、出力の動作点電位が低く（低電位ＶＥＥ側に）なっており、単に出力の大振幅化を図ろうとしても、下側の振幅増加が制限されてしまう。
【０００９】
このため、従来構成にて大振幅の出力動作を可能とするには、下側の振幅増加が制限されないように、出力段トランジスタ１２のコレクタ側（Ｂ点）とベース側（Ａ点）との間の電位差を大きくする（すなわち、出力の動作点電位を上昇させる）必要がある。
【００１０】
出力段トランジスタ１２のコレクタ側（Ｂ点）とベース側（Ａ点）との間の電位差を大きくする方法としては、帰還抵抗ＲＦの値または駆動電流（制御電流）Ｉの値を大きくすることが考えられる。
【００１１】
ところが、帰還抵抗ＲＦの値を大きくするとＡ点での周波数特性の劣化を招き、また、駆動電流Ｉの値を大きくすると、帰還トランジスタ２１を大きなサイズに変更する必要があることから、図１５の等価回路に示すような負荷抵抗ＲＬに対して並列にみえる、帰還段トラジスタ２１のコレクタ−ベース間の寄生容量ＣＣＢも大きくなって、Ｂ点での周波数特性が劣化してしまう。
【００１２】
このように、従来構成の増幅回路においては、広帯域な周波数特性の確保と、大振幅出力とを両立させることが困難であった。
本発明は、このような課題に着目してなされたものであり、大振幅出力および広帯域周波数特性を確保することができ、特に光変調器のドライバＩＣに適用可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明はその一態様として増幅回路を提供する。この増幅回路は、入力段トランジスタと出力段トランジスタとを含み、入力された信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部と、前記多段増幅部の出力を、該多段増幅部における前記出力段トランジスタの入力に帰還する帰還部と、を備え、前記帰還部は、第１帰還トランジスタ、第２帰還トランジスタおよび帰還抵抗とを含み、前記多段増幅部の出力を、前記第１帰還トランジスタ、前記第２帰還トランジスタおよび前記帰還抵抗を介して前記出力段トランジスタの入力に帰還することを特徴とする。ここで、トランジスタには、バイポーラトランジスタおよび電界効果トランジスタの双方が含まれる。
【発明の効果】
【００１４】
上記増幅回路によれば、比較的簡易な構成によって、直流設計・出力の動作点電位の調整を容易とし、従来では困難であった、広帯域の周波数特性の確保と大振幅出力とを両立させることができる。これにより、高速の光伝送システムに用いる光変調器、特に、電気光学効果を利用する光変調器（ＬＮ変調器等）のドライバＩＣに好適な増幅回路（ドライバ回路）を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を適用した好ましい実施形態について説明する。なお、本明細書および図面においては、共通する構成（要素）については同一の符号を付している。
図１は、本発明が適用された光変調器を示している。この光変調器は、電気光学効果を有するニオブ酸リチウム（ＬｉＮｂＯ３）からなる基板上に光導波路、電極等が形成されたＬＮ変調器である。図１において、ＬＮ変調器１は、光導波路として、入力導波路２、該入力導波路２から分岐した一対の分岐導波路３，４および該一対の分岐導波路３，４が合流した出力導波路５を有する。
【００１６】
一方の分岐導波路３上には信号電極６が配置され、他方の分岐導波路４上には接地電極７が配置されている。信号電極６は、その出力端が抵抗８を介して接地されて進行波電極を構成している。ドライバＩＣ９は、入力された電気信号を増幅して信号電極６の入力端に供給する。なお、図では省略しているが、分岐導波路中３，４を伝搬する光が、信号電極６、接地電極７によって吸収されるのを防ぐために、光導波路１と信号電極６、接地電極７との間にはバッファ層が設けられる。
【００１７】
このような構成において、外部から入力導波路２に与えられた光信号ＬＩＮは分岐されて分岐導波路３，４にそれぞれ送られる。ドライバＩＣ９から信号電極６に電気信号が入力されると、信号電極６と接地電極７との間に電界が発生し、この電界によって分岐導波路３，４の屈折率が変化する。これにより、分岐導波路３，４を伝搬する光の位相差が変化してマッハツェンダ干渉によって、強度変調された光信号ＬＯＵＴが出力導波路５から出力される。
【００１８】
ここで、既述したように、近年、光変調器のドライバＩＣ、特に、ＬＮ変調器等の電気光学効果を利用する光変調器のドライバＩＣには高出力・広帯域化が求められている。以下、このような光変調器のドライバＩＣに適用可能な、大振幅出力および広帯域周波数特性を確保できる増幅回路について説明する。
【００１９】
図２は、本発明の第１実施形態による増幅回路の要部構成を示す回路図である。この実施形態では、トランジスタとしてバイポーラトランジスタを用いている。
この第１実施形態による増幅回路は、図１４に示された帰還型増幅回路の帰還トランジスタ２１の入力側に更にトランジスタを挿入した構成を有している。
【００２０】
図２に示すように、本実施形態による増幅回路は、二段のエミッタ接地増幅回路（本発明の「多段増幅部」に相当する）１０と、この二段のエミッタ接地増幅回路１０の出力を該二段のエミッタ接地増幅回路１０における二段目の増幅段の入力に帰還する帰還回路（本発明の「帰還部」に相当する）２０と、を有する。
【００２１】
二段のエミッタ接地増幅回路１０は、一段目の入力段トランジスタ１１、二段目（最終段）の出力段トランジスタ１２および負荷抵抗ＲＬを有する。
入力段トランジスタ１１は、そのベース端子が増幅回路の入力端子ＩＮに接続され、エミッタ端子が定電流源１３を介して低電位ＶＥＥ１に接続されている。この入力段トランジスタ１１は、外部から入力端子ＩＮを介してベース端子に入力された信号を増幅してコレクタ端子から出力する。この入力段トランジスタ１１が本発明の第１エミッタ接地トランジスタに相当する。
【００２２】
出力段トランジスタ１２は、そのベース端子が入力段トランジスタ１１のコレクタ端子に接続され、エミッタ端子が定電流源１４を介して低電位ＶＥＥ２に接続され、コレクタ端子が負荷抵抗１３を介して高電位ＶＣＣに接続されている。この出力段トランジスタ１２は、ベース端子（出力段トランジスタの入力端子に相当する）入力された入力段トランジスタ１１の出力をさらに増幅してコレクタ端子から出力する。この出力段トランジスタ１２が本発明の第２エミッタ接地トランジスタに相当する。なお、この出力段トランジスタ１２のコレクタ端子と負荷抵抗ＲＬとの間に出力端子ＯＵＴが接続される。
【００２３】
一方、帰還回路２０は、２つの帰還トランジスタ（第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂ）および帰還抵抗ＲＦを有する。ここでは、第２帰還トランジスタ２１ｂが、図１４における帰還トランジスタ２１に相当するものとする。
【００２４】
第１帰還トランジスタ２１ａは、そのベース端子が出力段トランジスタ１２のコレクタ端子（出力段トランジスタの出力端子に相当する）に接続され、コレクタ端子が高電位（電源電位）Ｖｃｃに接続されている。この第１帰還トランジスタ２１ａが本発明の第１コレクタ接地トランジスタに相当する。
【００２５】
第２帰還トランジスタ２１ｂは、そのベース端子が第１帰還トランジスタ２１Ａのエミッタ端子に接続され、コレクタ端子が高電位（電源電位）Ｖｃｃに接続されている。この第２帰還トランジスタ２１ｂが本発明の第２コレクタ接地トランジスタに相当する。
【００２６】
すなわち、帰還回路２０において、第１帰還トランジスタ２１ａと第２帰還トランジスタ２１ｂとは、ダーリントン接続されている。
帰還抵抗ＲＦは、第２帰還トランジスタ２１ｂのエミッタ端子と、出力段トランジスタ１２のベース端子（出力段トランジスタの入力端子）との間に接続されている。
【００２７】
ここで、本実施形態では、入力段トランジスタ１１のエミッタ端子が低電位ＶＥＥ１に接続され、出力段トランジスタ１２のエミッタ端子が低電位ＶＥＥ２に接続されており、例えば、低電位ＶＥＥ１＝−１（Ｖ）とし、低電位ＶＥＥ２＝０（Ｖ）のように異なる電位に接続することができる（この場合、例えば、高電位Ｖｃｃ＝８〜１０（Ｖ）とする）。但し、両者を共通の低電位ＶＥＥ（例えば、０（Ｖ））に接続してもよい。
【００２８】
次に、かかる第１実施形態による増幅回路と作用を説明する。
既述したように、図１４に示された従来の帰還型増幅回路において、出力の大振幅化を図ろうとする場合には、帰還抵抗ＲＦまたは駆動電流Ｉを増加させなければならなかった。しかし、そうすると周波数特性の劣化を招いてしまうことから、大振幅出力と広帯域の周波数特性の確保とを両立させることが難しかった。
【００２９】
これに対し、上記第１実施形態による増幅回路では、図１４に示された従来の帰還型増幅回路に対して、第１帰還トランジスタ２１ａが追加された構成を有しており、二段のエミッタ接地増幅回路１０の出力が、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを介して出力段トランジスタ２２の入力に帰還される。
【００３０】
トランジスタのベース−エミッタ間には電圧降下が生じるから、第１実施形態による増幅回路では、従来の帰還型増幅回路に比べて、第１帰還トランジスタ２１ａが追加された分、Ｂ点（第１帰還トランジスタ２１ａのベース）とＣ点（第２帰還トランジスタ２１ｂのエミッタ）との間の電圧降下が大きくなる。この結果、帰還抵抗ＲＦや駆動電流Ｉの値を増大することなく（さらに言えば、帰還抵抗ＲＦの値をできるだけ小さくしつつ）、Ｂ点とＡ点（出力段トランジスタ１２のベース）との間の電位差を確保することができ、増幅回路の出力の動作点電位（直流レベル）を上昇させることが可能となる。これにより、広帯域の周波数特性を確保するように構成された従来の帰還型増幅回路においても、Ａ点での周波数特性の劣化を防止（さらには、改善）しつつ、出力の大振幅化が可能となる。
【００３１】
さらに、第１帰還トランジスタ２１ａ（すなわち、従来に対して追加された帰還トランジスタ）のサイズを、第２帰還トランジスタ２１ｂ（すなわち、従来の帰還トランジスタ）のサイズよりも小さくすれば、負荷抵抗ＲＬに対して並列に見える、第１帰還トランジスタ２１ａのコレクタ−ベース間の寄生容量を、前述の図１５の等価回路に示した従来の寄生容量ＣＣＢよりも抑えることができ、Ｂ点での周波数特性の劣化も防止（改善）することができる。
【００３２】
このように、第１実施形態による増幅回路によれば、広帯域の周波数特性を確保しつつ出力の大振幅化が可能となるのであるが、ドライバＩＣ９に適用する場合には、トランジスタのバラツキ等の影響についても排除できる回路構成とするのが望ましい。
【００３３】
そこで、ドライバＩＣ９に適用する場合には、図３に示すように、上記第１実施形態による増幅回路を２つ用いて差動対を構成して「帰還型差動増幅回路」とする。このように差動構成とすることで、同相雑音や各トランジスタ等のバラツキの影響を排除して、よりドライバＩＣ９に好適な回路とすることができる。
【００３４】
図４は、本実施形態による増幅回路（帰還型差動増幅回路）および図１４に示された従来の帰還型増幅回路（帰還型差動増幅回路）の出力波形を示している。
図４に示すように、本実施形態では、従来構成に比べて、大振幅の電圧（ここでは、４Ｖｐ−ｐ）を出力させたときの応答性が大きく改善され、良好な出力波形を得ることができることが確認された。
【００３５】
以上説明した第１実施形態では、トランジスタとしてバイポーラトランジスタを用いているが、電界効果トランジスタを用いて構成することもできる。
図５は、トランジスタとして電界効果トランジスタを用いた第２実施形態による増幅回路の要部構成を示す回路図である。基本構成は上記第１実施形態と同じである。
【００３６】
図５に示すように、第２実施形態による増幅回路は、二段のソース接地増幅回路１００と、この二段のソース接地増幅回路１００の出力を該二段のソース接地増幅回路１００における二段目の増幅段の入力に帰還する帰還回路２００と、を有する。
【００３７】
二段のソース接地増幅回路１００は、一段目の入力段トランジスタ１０１、二段目（最終段）の出力段トランジスタ１０２および負荷抵抗ＲＬを有する。
入力段トランジスタ１０１は、そのゲート端子が増幅回路の入力端子ＩＮに接続され、ソース端子が定電流源１３を介して低電位ＶＥＥ１に接続されている。この入力段トランジスタ１０１は、入力端子ＩＮを介してゲート端子に入力された信号を増幅してドレイン端子から出力する。この入力段トランジスタ１０１が本発明の第１ソース接地トランジスタに相当する。
【００３８】
出力段トランジスタ１０２は、そのゲート端子が入力段トランジスタ１０１のドレイン端子に接続され、ソース端子が定電流源１４を介して低電位ＶＥＥ２に接続され、ドレイン端子が負荷抵抗ＲＬを介して高電位ＶＣＣに接続されている。この出力段トランジスタ１０２は、ゲート端子（出力段トランジスタの入力端子に相当する）入力された入力段トランジスタ１０１の出力をさらに増幅してドレイン端子から出力する。この出力段トランジスタ１０２が本発明の第２ソース接地トランジスタに相当する。なお、この出力段トランジスタ１０２のドレイン端子と負荷抵抗ＲＬとの間に出力端子ＯＵＴが接続される。
【００３９】
帰還回路２００は、２つの帰還トランジスタ（第１帰還トランジスタ２０１ａ、第２帰還トランジスタ２０１ｂ）および帰還抵抗ＲＦを有する。
第１帰還トランジスタ２０１ａは、そのゲート端子が出力段トランジスタ１０２のドレイン端子（出力段トランジスタの出力端子に相当する）に接続され、ソース端子が定電流源１５に接続され、ドレイン端子が高電位（電源電位）Ｖｃｃに接続されている。この第１帰還トランジスタ２０１ａが本発明の第１ドレイン接地トランジスタに相当する。
【００４０】
第２帰還トランジスタ２０１ｂは、そのゲート端子が第１帰還トランジスタ２０１ａのソース端子に接続され、ドレイン端子が高電位（電源電位）Ｖｃｃに接続されている。この第２帰還トランジスタ２０１ｂが本発明の第２ドレイン接地トランジスタに相当する。
【００４１】
すなわち、帰還回路２００において、第１帰還トランジスタ２０１ａと第２帰還トランジスタ２０１ｂとがカスケード接続されている。ここで、図には示していないが、必要に応じて、第１帰還トランジスタ２０１ａと第２帰還トランジスタ２０１ｂとの間に整合回路を設けるようにしてもよい。なお、整合回路としては、例えば入出力インピーダンスを整合するものが該当するが、このような整合回路は公知であるので、ここでの説明は省略する（特開平１１−２９８２６０号公報等を参照）。
【００４２】
帰還抵抗ＲＦは、第２帰還トランジスタ２０１ｂのソース端子と、出力段トランジスタ１０２のゲート端子（出力段トランジスタの入力端子）との間に接続されている。
そして、ドライバＩＣ９に適用する場合には、上記第１実施形態と同様、図６に示すように、上記第２実施形態による増幅回路を２つ用いて差動対を構成して「帰還型差動増幅回路」とする。かかる第２実施形態によっても上記第１実施形態と同様の作用、効果を得ることができる。
【００４３】
ところで、以上の第１、第２実施形態では、２つのトランジスタを用いた二段の増幅部（回路）と、２つのトランジスタを用いた帰還部（回路）と、を有する増幅回路について説明したが、これらに限るものではない。増幅回路が、３以上の増幅段を有する多段増幅部（回路）を備えてもよいし、３以上のトランジスタを用いた帰還部（回路）を備えてもよい。
【００４４】
すなわち、入力段トランジスタと出力段トランジスタとを含み、外部からの入力信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部（回路）と、この多段増幅部（回路）の出力を前記出力段トランジスタの入力に帰還する帰還部（回路）とを備え、前記帰還部（回路）が、前記多段増幅部（回路）の出力を、少なくとも２つの帰還トランジスタと帰還抵抗とを介して前記出力段トランジスタの入力に帰還する構成とすればよい。
【００４５】
また、上記第１実施形態、上記第２実施形態は、それぞれ本発明の基本的な実施形態を示したものに過ぎず、様々な変形が可能であることを言うまでもない。以下に参考として、上記第１、第２実施形態のそれぞれの変形例をいくつか示しておく。
【００４６】
図７〜図１０は、第１実施形態（帰還型差動増幅回路）の変形例を示している。なお、図において符号を省略した要素については上記第１実施形態（図２，３）と同じである。
図７は、第１実施形態（図３）における出力段トランジスタ１２のコレクタ端子に接続される抵抗（エミッタ抵抗）Ｒ１を追加したものである。図８、図９は、さらに第１帰還トランジスタ２１ａのエミッタ端子に接続される定電流源１６を追加したものである。なお、図８と図９とでは定電流源１６の接続形態が異なる。図１０は、図７に対して、さらに第１帰還トランジスタ２１ａのコレクタ端子および第２帰還トランジスタ２１ｂのコレクタ端子にそれぞれに接続される抵抗Ｒ２，Ｒ３を追加したものである。ここで、図７〜図１０で追加された各要素を適宜組み合わせて構成してもよいことはもちろんである。
【００４７】
図１１〜図１３は、第２実施形態（帰還型差動増幅回路）の変形例を示している。なお、図において符号を省略した要素については、上記第２実施形態（図５，６）と同じである。
【００４８】
図１１は、第２実施形態（図６）における出力段トランジスタ１０２のドレイン端子に接続される抵抗（ソース抵抗）Ｒ４を追加したものである。図１２は、さらに第１帰還トランジスタ２０１ａのソース端子に接続された定電流源の接続形態を変形したものである。図１３は、図１１に対して、さらに第１帰還トランジスタ２０１ａのドレイン端子および第２帰還トランジスタ２０１ｂのドレイン端子にそれぞれ接続される抵抗Ｒ５，Ｒ６を追加したものである。ここで、図１１〜図１３で追加された各要素を適宜組み合わせて構成してもよいことはもちろんである。
【００４９】
さらに、必要に応じて、第１実施形態およびその変形例（図２，３，７〜１０）における二段のエミッタ接地増幅回路１０（すなわち、多段増幅部）と、第２実施形態およびその変形例（図５，６，１１〜１３）における帰還回路２００（すなわち、帰還部）とを組み合わせて帰還型増幅回路（帰還型差動増幅回路）を構成することも可能である。またその逆に、第１実施形態およびその変形例における帰還回路２０（すなわち、帰還部）と、第２実施形態およびその変形例における二段のソース接地増幅回路１００（すなわち、多段増幅部）とを組み合わせて帰還型増幅回路（帰還型差動増幅回路）を構成することも可能である。
【００５０】
これらの各種変形例においても、上記第１、第２実施形態と同様、広帯域の周波数特性を確保しつつ出力の大振幅化を実現できる。
【００５１】
ここで、以上説明した実施形態に関し、さらに以下の付記を開示する。
【００５２】
（付記１）入力段トランジスタと出力段トランジスタとを含み、入力信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部と、
前記多段増幅部の出力を、該多段増幅部における前記出力段トランジスタの入力に帰還する帰還部と、を備え、
前記帰還部は、第１帰還トランジスタ、第２帰還トランジスタおよび帰還抵抗を含み、
前記多段増幅部の出力を、前記第１帰還トランジスタ、前記第２帰還トランジスタおよび前記帰還抵抗を介して前記出力段トランジスタの入力に帰還することを特徴とする増幅回路。
【００５３】
（付記２）付記１記載の増幅回路であって、
前記多段増幅部は、
ベース端子に入力された前記入力信号を増幅してコレクタ端子から出力する、前記入力段トランジスタとしての第１エミッタ接地トランジスタと、
ベース端子に入力された前記第１エミッタ接地トランジスタの出力を増幅してコレクタ端子から出力する、前記出力段トランジスタとしての第２エミッタ接地トランジスタと、
前記第２エミッタ接地トランジスタのコレクタ端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【００５４】
（付記３）付記２記載の増幅回路であって、
前記第１エミッタ接地トランジスタのエミッタ端子および前記第２エミッタ接地トランジスタのエミッタ端子に定電流源を接続したことを特徴とする増幅回路。
【００５５】
（付記４）付記２又は付記３記載の増幅回路であって、
前記第１エミッタ接地トランジスタのエミッタ端子と、前記第２エミッタ接地トランジスタのエミッタ端子とを、異なる電位に接続したことを特徴とする増幅回路。
【００５６】
（付記５）付記１〜４のいずれか１つに記載の増幅回路であって、
前記帰還部は、
ベース端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１コレクタ接地トランジスタと、
ベース端子が前記第１コレクタ接地トランジスタのエミッタ端子に接続された、前記第２帰還トランジスタとしての第２コレクタ接地トランジスタと、
前記第２コレクタ接地トランジスタのコレクタ端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【００５７】
（付記６）付記５記載の増幅回路であって、
前記第１コレクタ接地トランジスタのエミッタ端子に定電流源を接続したことを特徴とする増幅回路。
【００５８】
（付記７）付記１記載の増幅回路であって、
前記多段増幅部は、
ゲート端子に入力された前記入力信号を増幅してドレイン端子から出力する、前記入力段トランジスタとしての第１ソース接地トランジスタと、
ゲート端子に入力された前記第１ソース接地トランジスタの出力を増幅してドレイン端子から出力する、前記出力段トランジスタとしての第２ソース接地トランジスタと、
前記第２ソース接地トランジスタのドレイン端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【００５９】
（付記８）付記７記載の増幅回路であって、
前記第１ソース接地トランジスタのソース端子および前記第２ソース接地トランジスタのソース端子に定電流源を接続したことを特徴とする増幅回路。
【００６０】
（付記９）付記７又は付記８に記載の増幅回路であって、
前記第１ソース接地トランジスタのソース端子と、前記第２ソース接地トランジスタのソース端子とを、異なる電位に接続したことを特徴とする増幅回路。
【００６１】
（付記１０）付記１、７〜９のいずれか１つに記載の増幅回路であって、
前記帰還部は、
ゲート端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１ドレイン接地トランジスタと、
ゲート端子が前記第１ドレイン接地トランジスタのソース端子に接続された、前記第２帰還トランジスタとしての第２ドレイン接地トランジスタと、
前記第２ドレイン接地トランジスタのドレイン端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【００６２】
（付記１１）付記１０記載の増幅回路であって、
前記第１ドレイン接地トランジスタのソース端子に定電流源を接続したことを特徴とする増幅回路。
【００６３】
（付記１２）付記１〜１１のいずれか１つに記載の増幅回路を対として用いて差動構成としたことを特徴とする増幅回路。
【００６４】
（付記１３）電気光学効果を利用する光変調器のドライバ回路であって、
付記１〜１２のいずれか１つに記載の増幅回路を含むことを特徴とする光変調器用ドライバ回路。
【図面の簡単な説明】
【００６５】
【図１】本発明が適用されたＬＮ変調器を示す図である。
【図２】本発明の第１実施形態による増幅回路を示す図である。
【図３】第１実施形態による増幅回路を対とした差動増幅回路を示す図である。
【図４】第１実施形態による増幅回路および従来の帰還型増幅回路の出力波形を示す図である。
【図５】本発明の第２実施形態による増幅回路を示す図である。
【図６】第２実施形態による増幅回路を対とした差動増幅回路を示す図である。
【図７】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図８】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図９】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１０】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１１】第２実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１２】第２実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１３】第２実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１４】従来の帰還型増幅回路を示す図である。
【図１５】従来の帰還型増幅回路を大振幅化した場合の問題点を説明する図である。
【符号の説明】
【００６６】
１…光変調器（ＬＮ変調器）、９…ドライバＩＣ、１０…二段のエミッタ接地増幅回路（多段増幅部）、１１…入力段トランジスタ、１２…出力段トランジスタ、１３〜１６…定電流源、２０…帰還回路（帰還部）、２１…帰還トランジスタ、２１ａ…第１帰還トランジスタ、２１ｂ…第２帰還トランジスタ、１００…二段のソース接地増幅回路（多段増幅部）、１０１…入力段トランジスタ、１０２…出力段トランジスタ、２００…帰還回路（帰還部）、２０１ａ…第１帰還トランジスタ、２０１ｂ…第２帰還トランジスタ、ＲＬ…負荷抵抗、ＲＦ…帰還抵抗
【技術分野】
【０００１】
本発明は、増幅回路、および光変調器を駆動する光変調器用ドライバ回路に関する。
【背景技術】
【０００２】
次世代ネットワーク（Next Generation Network：ＮＧＮ）の実現に向け、伝送速度の向上と高密度波長多重とによる大容量フォトニクスネットワークの構築が進むなか、高速の光伝送システムを導入する機運が高まっている。
【０００３】
高速の光伝送システムの実現には、光変調器を駆動する広帯域・大振幅の専用ドライバＩＣの開発が必須である。例えば、ニオブ酸リチウム（ＬｉＮｂＯ３）を用いた光変調器（ＬＮ変調器）において、４０Ｇビット／秒という高速の光変調を実現するためには、広帯域で動作することに加えて、電気光学効果を得るための４〜５Ｖｐ−ｐ程度の大振幅の電圧を出力できるドライバ回路（ドライバＩＣ）が必要となる。
【０００４】
広帯域の増幅回路としては、従来から帰還型増幅回路が知られている。例えば、特許文献１には、帰還型増幅回路を対として用いて差動構成としたものが記載されている。
図１４は、上記特許文献１に記載された増幅回路の要部構成を示している。
【０００５】
この増幅回路は、入力段トランジスタ１１、出力段トランジスタ１２および負荷抵抗ＲＬを有する二段のエミッタ接地増幅回路１０と、帰還トランジスタ２１および帰還抵抗ＲＦを有する帰還回路２０Ａとを備えた帰還型増幅回路を２つ用いて差動構成としている。
【０００６】
上記帰還型増幅回路では、二段の増幅で周波数特性が低下した信号を、二段目の増幅段の入力に帰還することで最終的な高周波成分を増加させて広帯域の周波数特性を確保することできる。
【特許文献１】特開平１０−２４７８３１号公報（図９）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述したように、光変調器を駆動するドライバＩＣには、広帯域化だけではなく、大振幅化も求められており、上記従来の帰還型増幅回路の出力を大振幅化して、これをドライバＩＣに適用することが考えられる。
【０００８】
しかしながら、上記従来の帰還型増幅回路の出力を大振幅化する場合には次のような問題がある。
すなわち、従来構成では、広帯域の周波数特性を確保すべく帰還抵抗ＲＦの値が比較的小さく設定されており、出力段トランジスタ１２のコレクタ側（図中のＢ点）の電位とベース側（図中のＡ点）の電位との差が小さい、言い換えれば、出力の動作点電位が低く（低電位ＶＥＥ側に）なっており、単に出力の大振幅化を図ろうとしても、下側の振幅増加が制限されてしまう。
【０００９】
このため、従来構成にて大振幅の出力動作を可能とするには、下側の振幅増加が制限されないように、出力段トランジスタ１２のコレクタ側（Ｂ点）とベース側（Ａ点）との間の電位差を大きくする（すなわち、出力の動作点電位を上昇させる）必要がある。
【００１０】
出力段トランジスタ１２のコレクタ側（Ｂ点）とベース側（Ａ点）との間の電位差を大きくする方法としては、帰還抵抗ＲＦの値または駆動電流（制御電流）Ｉの値を大きくすることが考えられる。
【００１１】
ところが、帰還抵抗ＲＦの値を大きくするとＡ点での周波数特性の劣化を招き、また、駆動電流Ｉの値を大きくすると、帰還トランジスタ２１を大きなサイズに変更する必要があることから、図１５の等価回路に示すような負荷抵抗ＲＬに対して並列にみえる、帰還段トラジスタ２１のコレクタ−ベース間の寄生容量ＣＣＢも大きくなって、Ｂ点での周波数特性が劣化してしまう。
【００１２】
このように、従来構成の増幅回路においては、広帯域な周波数特性の確保と、大振幅出力とを両立させることが困難であった。
本発明は、このような課題に着目してなされたものであり、大振幅出力および広帯域周波数特性を確保することができ、特に光変調器のドライバＩＣに適用可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明はその一態様として増幅回路を提供する。この増幅回路は、入力段トランジスタと出力段トランジスタとを含み、入力された信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部と、前記多段増幅部の出力を、該多段増幅部における前記出力段トランジスタの入力に帰還する帰還部と、を備え、前記帰還部は、第１帰還トランジスタ、第２帰還トランジスタおよび帰還抵抗とを含み、前記多段増幅部の出力を、前記第１帰還トランジスタ、前記第２帰還トランジスタおよび前記帰還抵抗を介して前記出力段トランジスタの入力に帰還することを特徴とする。ここで、トランジスタには、バイポーラトランジスタおよび電界効果トランジスタの双方が含まれる。
【発明の効果】
【００１４】
上記増幅回路によれば、比較的簡易な構成によって、直流設計・出力の動作点電位の調整を容易とし、従来では困難であった、広帯域の周波数特性の確保と大振幅出力とを両立させることができる。これにより、高速の光伝送システムに用いる光変調器、特に、電気光学効果を利用する光変調器（ＬＮ変調器等）のドライバＩＣに好適な増幅回路（ドライバ回路）を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を適用した好ましい実施形態について説明する。なお、本明細書および図面においては、共通する構成（要素）については同一の符号を付している。
図１は、本発明が適用された光変調器を示している。この光変調器は、電気光学効果を有するニオブ酸リチウム（ＬｉＮｂＯ３）からなる基板上に光導波路、電極等が形成されたＬＮ変調器である。図１において、ＬＮ変調器１は、光導波路として、入力導波路２、該入力導波路２から分岐した一対の分岐導波路３，４および該一対の分岐導波路３，４が合流した出力導波路５を有する。
【００１６】
一方の分岐導波路３上には信号電極６が配置され、他方の分岐導波路４上には接地電極７が配置されている。信号電極６は、その出力端が抵抗８を介して接地されて進行波電極を構成している。ドライバＩＣ９は、入力された電気信号を増幅して信号電極６の入力端に供給する。なお、図では省略しているが、分岐導波路中３，４を伝搬する光が、信号電極６、接地電極７によって吸収されるのを防ぐために、光導波路１と信号電極６、接地電極７との間にはバッファ層が設けられる。
【００１７】
このような構成において、外部から入力導波路２に与えられた光信号ＬＩＮは分岐されて分岐導波路３，４にそれぞれ送られる。ドライバＩＣ９から信号電極６に電気信号が入力されると、信号電極６と接地電極７との間に電界が発生し、この電界によって分岐導波路３，４の屈折率が変化する。これにより、分岐導波路３，４を伝搬する光の位相差が変化してマッハツェンダ干渉によって、強度変調された光信号ＬＯＵＴが出力導波路５から出力される。
【００１８】
ここで、既述したように、近年、光変調器のドライバＩＣ、特に、ＬＮ変調器等の電気光学効果を利用する光変調器のドライバＩＣには高出力・広帯域化が求められている。以下、このような光変調器のドライバＩＣに適用可能な、大振幅出力および広帯域周波数特性を確保できる増幅回路について説明する。
【００１９】
図２は、本発明の第１実施形態による増幅回路の要部構成を示す回路図である。この実施形態では、トランジスタとしてバイポーラトランジスタを用いている。
この第１実施形態による増幅回路は、図１４に示された帰還型増幅回路の帰還トランジスタ２１の入力側に更にトランジスタを挿入した構成を有している。
【００２０】
図２に示すように、本実施形態による増幅回路は、二段のエミッタ接地増幅回路（本発明の「多段増幅部」に相当する）１０と、この二段のエミッタ接地増幅回路１０の出力を該二段のエミッタ接地増幅回路１０における二段目の増幅段の入力に帰還する帰還回路（本発明の「帰還部」に相当する）２０と、を有する。
【００２１】
二段のエミッタ接地増幅回路１０は、一段目の入力段トランジスタ１１、二段目（最終段）の出力段トランジスタ１２および負荷抵抗ＲＬを有する。
入力段トランジスタ１１は、そのベース端子が増幅回路の入力端子ＩＮに接続され、エミッタ端子が定電流源１３を介して低電位ＶＥＥ１に接続されている。この入力段トランジスタ１１は、外部から入力端子ＩＮを介してベース端子に入力された信号を増幅してコレクタ端子から出力する。この入力段トランジスタ１１が本発明の第１エミッタ接地トランジスタに相当する。
【００２２】
出力段トランジスタ１２は、そのベース端子が入力段トランジスタ１１のコレクタ端子に接続され、エミッタ端子が定電流源１４を介して低電位ＶＥＥ２に接続され、コレクタ端子が負荷抵抗１３を介して高電位ＶＣＣに接続されている。この出力段トランジスタ１２は、ベース端子（出力段トランジスタの入力端子に相当する）入力された入力段トランジスタ１１の出力をさらに増幅してコレクタ端子から出力する。この出力段トランジスタ１２が本発明の第２エミッタ接地トランジスタに相当する。なお、この出力段トランジスタ１２のコレクタ端子と負荷抵抗ＲＬとの間に出力端子ＯＵＴが接続される。
【００２３】
一方、帰還回路２０は、２つの帰還トランジスタ（第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂ）および帰還抵抗ＲＦを有する。ここでは、第２帰還トランジスタ２１ｂが、図１４における帰還トランジスタ２１に相当するものとする。
【００２４】
第１帰還トランジスタ２１ａは、そのベース端子が出力段トランジスタ１２のコレクタ端子（出力段トランジスタの出力端子に相当する）に接続され、コレクタ端子が高電位（電源電位）Ｖｃｃに接続されている。この第１帰還トランジスタ２１ａが本発明の第１コレクタ接地トランジスタに相当する。
【００２５】
第２帰還トランジスタ２１ｂは、そのベース端子が第１帰還トランジスタ２１Ａのエミッタ端子に接続され、コレクタ端子が高電位（電源電位）Ｖｃｃに接続されている。この第２帰還トランジスタ２１ｂが本発明の第２コレクタ接地トランジスタに相当する。
【００２６】
すなわち、帰還回路２０において、第１帰還トランジスタ２１ａと第２帰還トランジスタ２１ｂとは、ダーリントン接続されている。
帰還抵抗ＲＦは、第２帰還トランジスタ２１ｂのエミッタ端子と、出力段トランジスタ１２のベース端子（出力段トランジスタの入力端子）との間に接続されている。
【００２７】
ここで、本実施形態では、入力段トランジスタ１１のエミッタ端子が低電位ＶＥＥ１に接続され、出力段トランジスタ１２のエミッタ端子が低電位ＶＥＥ２に接続されており、例えば、低電位ＶＥＥ１＝−１（Ｖ）とし、低電位ＶＥＥ２＝０（Ｖ）のように異なる電位に接続することができる（この場合、例えば、高電位Ｖｃｃ＝８〜１０（Ｖ）とする）。但し、両者を共通の低電位ＶＥＥ（例えば、０（Ｖ））に接続してもよい。
【００２８】
次に、かかる第１実施形態による増幅回路と作用を説明する。
既述したように、図１４に示された従来の帰還型増幅回路において、出力の大振幅化を図ろうとする場合には、帰還抵抗ＲＦまたは駆動電流Ｉを増加させなければならなかった。しかし、そうすると周波数特性の劣化を招いてしまうことから、大振幅出力と広帯域の周波数特性の確保とを両立させることが難しかった。
【００２９】
これに対し、上記第１実施形態による増幅回路では、図１４に示された従来の帰還型増幅回路に対して、第１帰還トランジスタ２１ａが追加された構成を有しており、二段のエミッタ接地増幅回路１０の出力が、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを介して出力段トランジスタ２２の入力に帰還される。
【００３０】
トランジスタのベース−エミッタ間には電圧降下が生じるから、第１実施形態による増幅回路では、従来の帰還型増幅回路に比べて、第１帰還トランジスタ２１ａが追加された分、Ｂ点（第１帰還トランジスタ２１ａのベース）とＣ点（第２帰還トランジスタ２１ｂのエミッタ）との間の電圧降下が大きくなる。この結果、帰還抵抗ＲＦや駆動電流Ｉの値を増大することなく（さらに言えば、帰還抵抗ＲＦの値をできるだけ小さくしつつ）、Ｂ点とＡ点（出力段トランジスタ１２のベース）との間の電位差を確保することができ、増幅回路の出力の動作点電位（直流レベル）を上昇させることが可能となる。これにより、広帯域の周波数特性を確保するように構成された従来の帰還型増幅回路においても、Ａ点での周波数特性の劣化を防止（さらには、改善）しつつ、出力の大振幅化が可能となる。
【００３１】
さらに、第１帰還トランジスタ２１ａ（すなわち、従来に対して追加された帰還トランジスタ）のサイズを、第２帰還トランジスタ２１ｂ（すなわち、従来の帰還トランジスタ）のサイズよりも小さくすれば、負荷抵抗ＲＬに対して並列に見える、第１帰還トランジスタ２１ａのコレクタ−ベース間の寄生容量を、前述の図１５の等価回路に示した従来の寄生容量ＣＣＢよりも抑えることができ、Ｂ点での周波数特性の劣化も防止（改善）することができる。
【００３２】
このように、第１実施形態による増幅回路によれば、広帯域の周波数特性を確保しつつ出力の大振幅化が可能となるのであるが、ドライバＩＣ９に適用する場合には、トランジスタのバラツキ等の影響についても排除できる回路構成とするのが望ましい。
【００３３】
そこで、ドライバＩＣ９に適用する場合には、図３に示すように、上記第１実施形態による増幅回路を２つ用いて差動対を構成して「帰還型差動増幅回路」とする。このように差動構成とすることで、同相雑音や各トランジスタ等のバラツキの影響を排除して、よりドライバＩＣ９に好適な回路とすることができる。
【００３４】
図４は、本実施形態による増幅回路（帰還型差動増幅回路）および図１４に示された従来の帰還型増幅回路（帰還型差動増幅回路）の出力波形を示している。
図４に示すように、本実施形態では、従来構成に比べて、大振幅の電圧（ここでは、４Ｖｐ−ｐ）を出力させたときの応答性が大きく改善され、良好な出力波形を得ることができることが確認された。
【００３５】
以上説明した第１実施形態では、トランジスタとしてバイポーラトランジスタを用いているが、電界効果トランジスタを用いて構成することもできる。
図５は、トランジスタとして電界効果トランジスタを用いた第２実施形態による増幅回路の要部構成を示す回路図である。基本構成は上記第１実施形態と同じである。
【００３６】
図５に示すように、第２実施形態による増幅回路は、二段のソース接地増幅回路１００と、この二段のソース接地増幅回路１００の出力を該二段のソース接地増幅回路１００における二段目の増幅段の入力に帰還する帰還回路２００と、を有する。
【００３７】
二段のソース接地増幅回路１００は、一段目の入力段トランジスタ１０１、二段目（最終段）の出力段トランジスタ１０２および負荷抵抗ＲＬを有する。
入力段トランジスタ１０１は、そのゲート端子が増幅回路の入力端子ＩＮに接続され、ソース端子が定電流源１３を介して低電位ＶＥＥ１に接続されている。この入力段トランジスタ１０１は、入力端子ＩＮを介してゲート端子に入力された信号を増幅してドレイン端子から出力する。この入力段トランジスタ１０１が本発明の第１ソース接地トランジスタに相当する。
【００３８】
出力段トランジスタ１０２は、そのゲート端子が入力段トランジスタ１０１のドレイン端子に接続され、ソース端子が定電流源１４を介して低電位ＶＥＥ２に接続され、ドレイン端子が負荷抵抗ＲＬを介して高電位ＶＣＣに接続されている。この出力段トランジスタ１０２は、ゲート端子（出力段トランジスタの入力端子に相当する）入力された入力段トランジスタ１０１の出力をさらに増幅してドレイン端子から出力する。この出力段トランジスタ１０２が本発明の第２ソース接地トランジスタに相当する。なお、この出力段トランジスタ１０２のドレイン端子と負荷抵抗ＲＬとの間に出力端子ＯＵＴが接続される。
【００３９】
帰還回路２００は、２つの帰還トランジスタ（第１帰還トランジスタ２０１ａ、第２帰還トランジスタ２０１ｂ）および帰還抵抗ＲＦを有する。
第１帰還トランジスタ２０１ａは、そのゲート端子が出力段トランジスタ１０２のドレイン端子（出力段トランジスタの出力端子に相当する）に接続され、ソース端子が定電流源１５に接続され、ドレイン端子が高電位（電源電位）Ｖｃｃに接続されている。この第１帰還トランジスタ２０１ａが本発明の第１ドレイン接地トランジスタに相当する。
【００４０】
第２帰還トランジスタ２０１ｂは、そのゲート端子が第１帰還トランジスタ２０１ａのソース端子に接続され、ドレイン端子が高電位（電源電位）Ｖｃｃに接続されている。この第２帰還トランジスタ２０１ｂが本発明の第２ドレイン接地トランジスタに相当する。
【００４１】
すなわち、帰還回路２００において、第１帰還トランジスタ２０１ａと第２帰還トランジスタ２０１ｂとがカスケード接続されている。ここで、図には示していないが、必要に応じて、第１帰還トランジスタ２０１ａと第２帰還トランジスタ２０１ｂとの間に整合回路を設けるようにしてもよい。なお、整合回路としては、例えば入出力インピーダンスを整合するものが該当するが、このような整合回路は公知であるので、ここでの説明は省略する（特開平１１−２９８２６０号公報等を参照）。
【００４２】
帰還抵抗ＲＦは、第２帰還トランジスタ２０１ｂのソース端子と、出力段トランジスタ１０２のゲート端子（出力段トランジスタの入力端子）との間に接続されている。
そして、ドライバＩＣ９に適用する場合には、上記第１実施形態と同様、図６に示すように、上記第２実施形態による増幅回路を２つ用いて差動対を構成して「帰還型差動増幅回路」とする。かかる第２実施形態によっても上記第１実施形態と同様の作用、効果を得ることができる。
【００４３】
ところで、以上の第１、第２実施形態では、２つのトランジスタを用いた二段の増幅部（回路）と、２つのトランジスタを用いた帰還部（回路）と、を有する増幅回路について説明したが、これらに限るものではない。増幅回路が、３以上の増幅段を有する多段増幅部（回路）を備えてもよいし、３以上のトランジスタを用いた帰還部（回路）を備えてもよい。
【００４４】
すなわち、入力段トランジスタと出力段トランジスタとを含み、外部からの入力信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部（回路）と、この多段増幅部（回路）の出力を前記出力段トランジスタの入力に帰還する帰還部（回路）とを備え、前記帰還部（回路）が、前記多段増幅部（回路）の出力を、少なくとも２つの帰還トランジスタと帰還抵抗とを介して前記出力段トランジスタの入力に帰還する構成とすればよい。
【００４５】
また、上記第１実施形態、上記第２実施形態は、それぞれ本発明の基本的な実施形態を示したものに過ぎず、様々な変形が可能であることを言うまでもない。以下に参考として、上記第１、第２実施形態のそれぞれの変形例をいくつか示しておく。
【００４６】
図７〜図１０は、第１実施形態（帰還型差動増幅回路）の変形例を示している。なお、図において符号を省略した要素については上記第１実施形態（図２，３）と同じである。
図７は、第１実施形態（図３）における出力段トランジスタ１２のコレクタ端子に接続される抵抗（エミッタ抵抗）Ｒ１を追加したものである。図８、図９は、さらに第１帰還トランジスタ２１ａのエミッタ端子に接続される定電流源１６を追加したものである。なお、図８と図９とでは定電流源１６の接続形態が異なる。図１０は、図７に対して、さらに第１帰還トランジスタ２１ａのコレクタ端子および第２帰還トランジスタ２１ｂのコレクタ端子にそれぞれに接続される抵抗Ｒ２，Ｒ３を追加したものである。ここで、図７〜図１０で追加された各要素を適宜組み合わせて構成してもよいことはもちろんである。
【００４７】
図１１〜図１３は、第２実施形態（帰還型差動増幅回路）の変形例を示している。なお、図において符号を省略した要素については、上記第２実施形態（図５，６）と同じである。
【００４８】
図１１は、第２実施形態（図６）における出力段トランジスタ１０２のドレイン端子に接続される抵抗（ソース抵抗）Ｒ４を追加したものである。図１２は、さらに第１帰還トランジスタ２０１ａのソース端子に接続された定電流源の接続形態を変形したものである。図１３は、図１１に対して、さらに第１帰還トランジスタ２０１ａのドレイン端子および第２帰還トランジスタ２０１ｂのドレイン端子にそれぞれ接続される抵抗Ｒ５，Ｒ６を追加したものである。ここで、図１１〜図１３で追加された各要素を適宜組み合わせて構成してもよいことはもちろんである。
【００４９】
さらに、必要に応じて、第１実施形態およびその変形例（図２，３，７〜１０）における二段のエミッタ接地増幅回路１０（すなわち、多段増幅部）と、第２実施形態およびその変形例（図５，６，１１〜１３）における帰還回路２００（すなわち、帰還部）とを組み合わせて帰還型増幅回路（帰還型差動増幅回路）を構成することも可能である。またその逆に、第１実施形態およびその変形例における帰還回路２０（すなわち、帰還部）と、第２実施形態およびその変形例における二段のソース接地増幅回路１００（すなわち、多段増幅部）とを組み合わせて帰還型増幅回路（帰還型差動増幅回路）を構成することも可能である。
【００５０】
これらの各種変形例においても、上記第１、第２実施形態と同様、広帯域の周波数特性を確保しつつ出力の大振幅化を実現できる。
【００５１】
ここで、以上説明した実施形態に関し、さらに以下の付記を開示する。
【００５２】
（付記１）入力段トランジスタと出力段トランジスタとを含み、入力信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部と、
前記多段増幅部の出力を、該多段増幅部における前記出力段トランジスタの入力に帰還する帰還部と、を備え、
前記帰還部は、第１帰還トランジスタ、第２帰還トランジスタおよび帰還抵抗を含み、
前記多段増幅部の出力を、前記第１帰還トランジスタ、前記第２帰還トランジスタおよび前記帰還抵抗を介して前記出力段トランジスタの入力に帰還することを特徴とする増幅回路。
【００５３】
（付記２）付記１記載の増幅回路であって、
前記多段増幅部は、
ベース端子に入力された前記入力信号を増幅してコレクタ端子から出力する、前記入力段トランジスタとしての第１エミッタ接地トランジスタと、
ベース端子に入力された前記第１エミッタ接地トランジスタの出力を増幅してコレクタ端子から出力する、前記出力段トランジスタとしての第２エミッタ接地トランジスタと、
前記第２エミッタ接地トランジスタのコレクタ端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【００５４】
（付記３）付記２記載の増幅回路であって、
前記第１エミッタ接地トランジスタのエミッタ端子および前記第２エミッタ接地トランジスタのエミッタ端子に定電流源を接続したことを特徴とする増幅回路。
【００５５】
（付記４）付記２又は付記３記載の増幅回路であって、
前記第１エミッタ接地トランジスタのエミッタ端子と、前記第２エミッタ接地トランジスタのエミッタ端子とを、異なる電位に接続したことを特徴とする増幅回路。
【００５６】
（付記５）付記１〜４のいずれか１つに記載の増幅回路であって、
前記帰還部は、
ベース端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１コレクタ接地トランジスタと、
ベース端子が前記第１コレクタ接地トランジスタのエミッタ端子に接続された、前記第２帰還トランジスタとしての第２コレクタ接地トランジスタと、
前記第２コレクタ接地トランジスタのコレクタ端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【００５７】
（付記６）付記５記載の増幅回路であって、
前記第１コレクタ接地トランジスタのエミッタ端子に定電流源を接続したことを特徴とする増幅回路。
【００５８】
（付記７）付記１記載の増幅回路であって、
前記多段増幅部は、
ゲート端子に入力された前記入力信号を増幅してドレイン端子から出力する、前記入力段トランジスタとしての第１ソース接地トランジスタと、
ゲート端子に入力された前記第１ソース接地トランジスタの出力を増幅してドレイン端子から出力する、前記出力段トランジスタとしての第２ソース接地トランジスタと、
前記第２ソース接地トランジスタのドレイン端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【００５９】
（付記８）付記７記載の増幅回路であって、
前記第１ソース接地トランジスタのソース端子および前記第２ソース接地トランジスタのソース端子に定電流源を接続したことを特徴とする増幅回路。
【００６０】
（付記９）付記７又は付記８に記載の増幅回路であって、
前記第１ソース接地トランジスタのソース端子と、前記第２ソース接地トランジスタのソース端子とを、異なる電位に接続したことを特徴とする増幅回路。
【００６１】
（付記１０）付記１、７〜９のいずれか１つに記載の増幅回路であって、
前記帰還部は、
ゲート端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１ドレイン接地トランジスタと、
ゲート端子が前記第１ドレイン接地トランジスタのソース端子に接続された、前記第２帰還トランジスタとしての第２ドレイン接地トランジスタと、
前記第２ドレイン接地トランジスタのドレイン端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【００６２】
（付記１１）付記１０記載の増幅回路であって、
前記第１ドレイン接地トランジスタのソース端子に定電流源を接続したことを特徴とする増幅回路。
【００６３】
（付記１２）付記１〜１１のいずれか１つに記載の増幅回路を対として用いて差動構成としたことを特徴とする増幅回路。
【００６４】
（付記１３）電気光学効果を利用する光変調器のドライバ回路であって、
付記１〜１２のいずれか１つに記載の増幅回路を含むことを特徴とする光変調器用ドライバ回路。
【図面の簡単な説明】
【００６５】
【図１】本発明が適用されたＬＮ変調器を示す図である。
【図２】本発明の第１実施形態による増幅回路を示す図である。
【図３】第１実施形態による増幅回路を対とした差動増幅回路を示す図である。
【図４】第１実施形態による増幅回路および従来の帰還型増幅回路の出力波形を示す図である。
【図５】本発明の第２実施形態による増幅回路を示す図である。
【図６】第２実施形態による増幅回路を対とした差動増幅回路を示す図である。
【図７】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図８】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図９】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１０】第１実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１１】第２実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１２】第２実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１３】第２実施形態による増幅回路（差動増幅回路）の変形例を示す図である。
【図１４】従来の帰還型増幅回路を示す図である。
【図１５】従来の帰還型増幅回路を大振幅化した場合の問題点を説明する図である。
【符号の説明】
【００６６】
１…光変調器（ＬＮ変調器）、９…ドライバＩＣ、１０…二段のエミッタ接地増幅回路（多段増幅部）、１１…入力段トランジスタ、１２…出力段トランジスタ、１３〜１６…定電流源、２０…帰還回路（帰還部）、２１…帰還トランジスタ、２１ａ…第１帰還トランジスタ、２１ｂ…第２帰還トランジスタ、１００…二段のソース接地増幅回路（多段増幅部）、１０１…入力段トランジスタ、１０２…出力段トランジスタ、２００…帰還回路（帰還部）、２０１ａ…第１帰還トランジスタ、２０１ｂ…第２帰還トランジスタ、ＲＬ…負荷抵抗、ＲＦ…帰還抵抗
【特許請求の範囲】
【請求項１】
入力段トランジスタと出力段トランジスタとを含み、入力信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部と、
前記多段増幅部の出力を、該多段増幅部における前記出力段トランジスタの入力に帰還する帰還部と、を備え、
前記帰還部は、第１帰還トランジスタ、第２帰還トランジスタおよび帰還抵抗を含み、
前記多段増幅部の出力を、前記第１帰還トランジスタ、前記第２帰還トランジスタおよび前記帰還抵抗を介して前記出力段トランジスタの入力に帰還することを特徴とする増幅回路。
【請求項２】
請求項１記載の増幅回路であって、
前記多段増幅部は、
ベース端子に入力された前記入力信号を増幅してコレクタ端子から出力する、前記入力段トランジスタとしての第１エミッタ接地トランジスタと、
ベース端子に入力された前記第１エミッタ接地トランジスタの出力を増幅してコレクタ端子から出力する、前記出力段トランジスタとしての第２エミッタ接地トランジスタと、
前記第２エミッタ接地トランジスタのコレクタ端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【請求項３】
請求項２記載の増幅回路であって、
前記第１エミッタ接地トランジスタのエミッタ端子および前記第２エミッタ接地トランジスタのエミッタ端子に定電流源を接続したことを特徴とする増幅回路。
【請求項４】
請求項１〜３のいずれか１つに記載の増幅回路であって、
前記帰還部は、
ベース端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１コレクタ接地トランジスタと、
ベース端子が前記第１コレクタ接地トランジスタのエミッタ端子に接続された、前記第２帰還トランジスタとしての第２コレクタ接地トランジスタと、
前記第２コレクタ接地トランジスタのコレクタ端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【請求項５】
請求項１記載の増幅回路であって、
前記多段増幅部は、
ゲート端子に入力された前記入力信号を増幅してドレイン端子から出力する、前記入力段トランジスタとしての第１ソース接地トランジスタと、
ゲート端子に入力された前記第１ソース接地トランジスタの出力を増幅してドレイン端子から出力する、前記出力段トランジスタとしての第２ソース接地トランジスタと、
前記第２ソース接地トランジスタのドレイン端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【請求項６】
請求項５記載の増幅回路であって、
前記第１ソース接地トランジスタのソース端子および前記第２ソース接地トランジスタのソース端子に定電流源を接続したことを特徴とする増幅回路。
【請求項７】
請求項１、５、６のいずれか１つに記載の増幅回路において、
前記帰還部は、
ゲート端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１ドレイン接地トランジスタと、
ゲート端子が前記第１ドレイン接地トランジスタのソース端子に接続された、前記第２帰還トランジスタとしての第２ドレイン接地トランジスタと、
前記第２ドレイン接地トランジスタのドレイン端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【請求項８】
請求項１〜７のいずれか１つに記載の増幅回路を対として用いて差動構成としたことを特徴とする増幅回路。
【請求項９】
電気光学効果を利用する光変調器のドライバ回路であって、
請求項１〜８のいずれか１つに記載の増幅回路を含むことを特徴とする光変調器用ドライバ回路。
【請求項１】
入力段トランジスタと出力段トランジスタとを含み、入力信号を少なくとも前記入力段トランジスタおよび前記出力段トランジスタで増幅して出力する多段増幅部と、
前記多段増幅部の出力を、該多段増幅部における前記出力段トランジスタの入力に帰還する帰還部と、を備え、
前記帰還部は、第１帰還トランジスタ、第２帰還トランジスタおよび帰還抵抗を含み、
前記多段増幅部の出力を、前記第１帰還トランジスタ、前記第２帰還トランジスタおよび前記帰還抵抗を介して前記出力段トランジスタの入力に帰還することを特徴とする増幅回路。
【請求項２】
請求項１記載の増幅回路であって、
前記多段増幅部は、
ベース端子に入力された前記入力信号を増幅してコレクタ端子から出力する、前記入力段トランジスタとしての第１エミッタ接地トランジスタと、
ベース端子に入力された前記第１エミッタ接地トランジスタの出力を増幅してコレクタ端子から出力する、前記出力段トランジスタとしての第２エミッタ接地トランジスタと、
前記第２エミッタ接地トランジスタのコレクタ端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【請求項３】
請求項２記載の増幅回路であって、
前記第１エミッタ接地トランジスタのエミッタ端子および前記第２エミッタ接地トランジスタのエミッタ端子に定電流源を接続したことを特徴とする増幅回路。
【請求項４】
請求項１〜３のいずれか１つに記載の増幅回路であって、
前記帰還部は、
ベース端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１コレクタ接地トランジスタと、
ベース端子が前記第１コレクタ接地トランジスタのエミッタ端子に接続された、前記第２帰還トランジスタとしての第２コレクタ接地トランジスタと、
前記第２コレクタ接地トランジスタのコレクタ端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【請求項５】
請求項１記載の増幅回路であって、
前記多段増幅部は、
ゲート端子に入力された前記入力信号を増幅してドレイン端子から出力する、前記入力段トランジスタとしての第１ソース接地トランジスタと、
ゲート端子に入力された前記第１ソース接地トランジスタの出力を増幅してドレイン端子から出力する、前記出力段トランジスタとしての第２ソース接地トランジスタと、
前記第２ソース接地トランジスタのドレイン端子に接続された負荷抵抗と、
を含むことを特徴とする増幅回路。
【請求項６】
請求項５記載の増幅回路であって、
前記第１ソース接地トランジスタのソース端子および前記第２ソース接地トランジスタのソース端子に定電流源を接続したことを特徴とする増幅回路。
【請求項７】
請求項１、５、６のいずれか１つに記載の増幅回路において、
前記帰還部は、
ゲート端子が前記出力段トランジスタの出力端子に接続された、前記第１帰還トランジスタとしての第１ドレイン接地トランジスタと、
ゲート端子が前記第１ドレイン接地トランジスタのソース端子に接続された、前記第２帰還トランジスタとしての第２ドレイン接地トランジスタと、
前記第２ドレイン接地トランジスタのドレイン端子と、前記出力段トランジスタの入力端子との間に接続された帰還抵抗と、
を含むことを特徴とする増幅回路。
【請求項８】
請求項１〜７のいずれか１つに記載の増幅回路を対として用いて差動構成としたことを特徴とする増幅回路。
【請求項９】
電気光学効果を利用する光変調器のドライバ回路であって、
請求項１〜８のいずれか１つに記載の増幅回路を含むことを特徴とする光変調器用ドライバ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−６２７３９（Ｐ２０１０−６２７３９Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００８−２２４８６７（Ｐ２００８−２２４８６７）
【出願日】平成２０年９月２日（２００８．９．２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２０年９月２日（２００８．９．２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]