【課題】印加電圧が変動しても、入力端子から流れ込む電流を一定とすることのできるベース電流補償回路を提供する。
【解決手段】実施形態のベース電流補償回路１は、補償対象トランジスタＱ１０のベースが接続される入力端子ＩＮにベースが接続されたアーリー効果相殺用トランジスタＱ２が、補償対象トランジスタＱ１０に発生するアーリー効果と同じアーリー効果を補償電流生成用トランジスタＱ１に発生させる。補償電流生成用トランジスタＱ１に流れる電流は、カレントミラー回路１１で折り返されて、補償対象トランジスタ１０のゲートへ注入される。 （もっと読む）

【課題】ＳＥＰＰ回路の温度上昇の熱が放熱器を介してバイアス回路に伝わるまでの熱結合によるタイムラグを解消して、熱暴走の発生を未然に防止する。
【解決手段】トランジスタ素子を有して構成されるトランジスタＱ１と、トランジスタＱ１のトランジスタ素子とは逆極性のトランジスタ素子を有して構成されるトランジスタＱ２と、が直列接続されると共に、両端が電源に接続されたシングルエンデッド・プッシュプル回路と、トランジスタＱ１回路にバイアス電圧を印加するバイアス回路を構成するトランジスタＱ５と、トランジスタＱ２にバイアス電圧を印加するバイアス回路を構成するトランジスタＱ６と、トランジスタＱ１のベース電圧を検出してトランジスタＱ５にフィードバックする直列接続の抵抗Ｒ３、Ｒ４と、トランジスタＱ２のベース電圧を検出してトランジスタＱ６にフィードバックする直列接続の抵抗Ｒ５、Ｒ６と、を備えている。 （もっと読む）

【課題】極力小さな入力端子間電位差で、スルーレートを増大可能とする。
【解決手段】差動接続された第１及び第２のトランジスタ１１，１２の差動接続部分に第１の定電流源３が接続される一方、第１及び第２のトランジスタ１１，１２の差動接続部分と反対側に、カレントミラーを構成する第３及び第４のトランジスタ１３，１４が接続される一方、第１のトランジスタ１１とダーリントン接続される第５のトランジスタ１５が設けられると共に、そのダーリントン接続に電流供給可能に第２の定電流源４が設けられ、第２のトランジスタ１２とダーリントン接続される第６のトランジスタ１６が設けられると共に、そのダーリントン接続に電流供給可能に第３の定電流源５が設けられ、さらに、第５のトランジスタ１５と差動対をなす電流補償用トランジスタ１７が設けられ、その入力及び出力は、第２のトランジスタ１２と同一に接続されてなるものである。 （もっと読む）

【課題】 アイドリング電流を精度良く一定に保つ。
【解決手段】 各々ダーリントン接続したパワートランジスタＱ１、Ｑ２とＱ３、Ｑ４をコンプリメンタリ接続したＳＥＰＰ回路構成の出力段１と、前記パワートランジスタＱ１、Ｑ３のベース間にバイアス電圧を印加するバイアス回路１１と、前記パワートランジスタＱ２、Ｑ４のエミッタと中点間に接続された一対の電流検出抵抗Ｒ１、Ｒ２と、一対の電流検出抵抗Ｒ１、Ｒ２の両端間電圧の大きさを検出する電圧検出回路１２と、電圧検出手段１２の検出電圧の極小ピークに基づき極小ピークが一定となるようにバイアス回路１１を制御するバイアス電圧制御回路１４と、を備え、バイアス電圧から電源回路２０により電圧検出回路１２の動作電源を作成した。 （もっと読む）

【課題】容量性負荷の充放電回路における省電力効果を高めること。
【解決手段】容量性負荷の充放電回路は、充放電部と、蓄電素子と、電位調整部と、経路選択部とを有する。充放電部は、容量性負荷の電位がアナログ信号の電位変化パターンに倣って変化するように容量性負荷に対する充放電を行う。蓄電素子は、電源部からの電流によって充電されるとともに容量性負荷に対する充電時の電流源となる。電位調整部は、蓄電素子が有する低電位側端子の電位を、アナログ信号の電位よりも所定量低くするように調整する。経路選択部は、容量性負荷からの電荷を電源部と蓄電素子の少なくとも一方に流す回生経路と、容量性負荷からの電荷をグランド側に流す放電経路とを、アナログ信号の電位に応じて選択する。 （もっと読む）

【課題】I_ｍがI_{ｂｌｅｅｄ}より小さいときでさえ、比率が制御信号に指数関数的に関連する電流対を発生させる。
【解決手段】対の比率が制御信号に指数関数的に関係する電流対I_p、I_mを発生する装置および方法であって、ここにI_pまたはI_mのいずれかは最小値より大きいかまたは最大値より小さい。装置はI_mまたはI_pの値を感知するために使用される帰還修正回路を含む。感知されたI_mまたはI_pの値が最小値より小さいかまたは最大値より大きいとき、修正回路はブースト電流I_boostを供給する。I_boostは好ましくは所望値およびI_pまたはI_mの差に比例するよう維持される。 （もっと読む）

【課題】大振幅出力および広帯域周波数特性を確保することができ、特に光変調器のドライバＩＣに適用可能な増幅回路を提供する。
【解決手段】増幅回路は、入力段トランジスタ１１と出力段トランジスタ１２とを含み、入力された信号を入力段トランジスタ１１および出力段トランジスタ１２で増幅して出力する多段増幅部１０と、多段増幅部１０の出力を、該多段増幅部における出力段トランジスタ１２の入力に帰還する帰還部２０と、を備える。帰還部２０は、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを含み、多段増幅部１０の出力を、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを介して出力段トランジスタ１２の入力に帰還する。 （もっと読む）

【課題】簡素な構成でクロスオーバー歪みを抑制することができるシングルエンドプッシュプル方式のモータドライバ回路の提供。
【解決手段】モータドライバ回路１は、入力される信号を増幅して出力する増幅回路２と、増幅回路２から出力される信号が入力されるコンプリメンタリ回路３と、増幅回路２、及びコンプリメンタリ回路３の間に介在配置される介在回路４とを備える。介在回路４は、増幅回路２から出力される信号が非反転入力端子に入力され、コンプリメンタリ回路３に対して信号を出力するオペアンプ４１，４２を備える。オペアンプ４１は、出力端子から反転入力端子に向かう方向を順方向として負帰還部に設けられるダイオード４１１を備える。オペアンプ４２は、出力端子から反転入力端子に向かう方向を逆方向として負帰還部に設けられるダイオード４２１を備える。 （もっと読む）

【課題】アクティブバラン回路をＭＭＩＣ化が容易な小型の構成にする。
【解決手段】平衡入力の一方を増幅し１８０度位相が回転した信号を取り出すＮ形電界効果トランジスタを有する第１の増幅回路と、平衡入力の他方を増幅し同位相の信号を取り出すＰ形電界効果トランジスタを有する第２の増幅回路と、第１および第２の増幅回路の出力信号を合成して不平衡出力として取り出す合成回路を備えたものである。 （もっと読む）

【課題】伝送ラインに短絡が生じた場合に、オーディオアンプを過電流から保護するとともに、過電流の保護状態から自動復帰することができるオーディオ用増幅装置を提供する。
【解決手段】オーディオ信号を増幅し、スピーカが接続された伝送ラインに供給するデジタルアンプ１２と、伝送ラインの短絡を検出する短絡検出部２２と、オーディオ信号をデジタルアンプ１２に入力する入力手段であって、短絡検出部２２による検出結果に基づいて当該デジタルアンプ１２へのオーディオ信号の入力をミュートさせる入力制御手段と、伝送ラインの短絡が検出されてから経過した経過時間を計測する経過時間計測部２４により構成される。入力制御手段は、上記経過時間に基づいて、オーディオ信号の入力ミュート処理を終了する。 （もっと読む）

【課題】広帯域増幅回路の設計自由度を大きくすること。
【解決手段】この広帯域増幅回路は、入力端にＲＦ信号が入力される第一のバイポーラトランジスタ１１と、前記第一のバイポーラトランジスタ１１のコレクタに接続されたトランジスタ出力回路２２と、前記トランジスタ出力回路２２の出力端と前記第一のバイポーラトランジスタ１１のベースとの間に接続された帰還回路とを備える。帰還回路は、第一のバイポーラトランジスタ１１の入力端に一端が接続された第一の抵抗Ｒ３と、トランジスタ出力回路２２の出力端に一端が接続され他端が第一の抵抗Ｒ３の他端に接続された第二の抵抗Ｒ１との直列接続回路で構成され、第一の抵抗Ｒ３と第二の抵抗Ｒ１との接続点とグラウンドとの間に第三の抵抗Ｒ２を設けたものである。 （もっと読む）

【課題】差動増幅回路が形成されてなる半導体回路装置であって、回路の動作スピードと安定性を両立させることができると共に、適用回路に制限がなく、安価に製造することのできる半導体回路装置を提供する。
【解決手段】差動増幅回路１００ａにおける２つの入力トランジスタＱ１，Ｑ２にバイアス電流Ｉｂを供給する電流供給トランジスタＱ３ｐが、マルチコレクタのバイポーラトランジスタからなり、電流供給トランジスタＱ３ｐの第１コレクタｃ_１が、２つの入力トランジスタＱ１，Ｑ２の各エミッタに共通接続され、第１コレクタｃ_１と電流供給トランジスタＱ３ｐの第２コレクタｃ_２との間で、寄生抵抗Ｒｐが形成され、第２コレクタｃ_２が、２つの入力トランジスタＱ１，Ｑ２に入力が無い状態で、第１コレクタｃ_１と同電位に設定されてなる半導体回路装置１００とする。 （もっと読む）

【課題】入力回路によるオペアンプの動作電流のバラツキが抑えることができ、該オペアンプの出力の高精度化を図ることが可能となり、部品点数を削減することができる。
【解決手段】入力信号が入力される複数の入力回路１１・１２を備え、前記各入力回路１１・１２に接続される定電流回路１５と、前記複数の入力回路１１・１２に入力された入力信号の中から、必要な入力信号を選択する選択手段２１と、選択された入力信号が入力される差動増幅回路１３とを備えるオペアンプ。 （もっと読む）

電圧過負荷保護回路、ＲＦ入力ピン用ＥＳＤ保護回路、および分布増幅器用ユニット保護セルとして使用するための、改善された保護回路が提供される。好ましくは、上記保護回路は、スイッチをトリガするために使用される正閾値電圧トリガを含み、該トリガは抵抗器と直列のダイオードストリングを含み、該スイッチは単一のリバースダイオードと直列のバイポーラトランジスタを含む。あるいは、前記トリガは、単一のダイオードと単一の抵抗器とを含み、単一のリバースダイオードと直列のダーリントンペアトランジスタをトリガするために使用される。別の実施形態では、ダーリントンペアトランジスタスイッチはコンデンサによりトリガされる。分布増幅器との使用において、上記ＥＳＤ保護回路は、好ましくは分布増幅器の擬似伝送線内に組み込まれる。
（もっと読む）

【課題】 複数の受光素子からそれぞれ得られる光電流の一つ以上を選択的に増幅し、かつ小規模に実現可能な光電流増幅回路を提供する。
【解決手段】 複数の受光素子３５１、３５２と、入力及び出力の間がゲイン抵抗３６０で接続されている増幅回路３６４と、受光素子ごとに設けられ、対応する受光素子と前記増幅回路の入力との間に接続される素子選択スイッチ３５３、３５４とを備え、前記ゲイン抵抗３６０はオンされる素子選択スイッチを介して対応する受光素子の光電流を供給し、前記増幅回路３６４は前記ゲイン抵抗３６０に流れる光電流を電圧信号に増幅する。 （もっと読む）

【課題】電源電圧が低電圧の場合でも、入力電圧範囲を広く使用可能で、安定した利得のオペアンプを有した半導体集積回路を提供することを目的とする。
【解決手段】本実施例の半導体集積回路は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第１の増幅部２００、第１の増幅部２００に接続されて外部からの電流を出力端子３を介して流入させる第２の増幅部３００を備える。 （もっと読む）

【課題】ＦＥＴ増幅回路の増幅用ＦＥＴに、個別に調整することのないバイアス電圧を印加することができるＦＥＴバイアス回路を実現する。
【解決手段】ＦＥＴバイアス回路に、ゲートが増幅用ＦＥＴのゲートとソースが増幅用ＦＥＴのソースとに各々接続され、バイアス電圧に対するドレイン電流が増幅用ＦＥＴのドレイン電流に略比例するモニタ用ＦＥＴと、モニタ用ＦＥＴに流れるドレイン電流が所定の動作クラスになるようバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加する定バイアス回路と、を備える。 （もっと読む）

フィルタ処理を一体化したトランスインピーダンス増幅器（ＴＩＡ）。コンデンサがＴＩＡに集積化され、且つ電源とＴＩＡの内部接地とに接続される。トランスインピーダンス増幅器の電源上のノイズは、電源ノイズが低減されるように、コンデンサによってフィルタ処理される。集積型コンデンサは接地ノイズも低減する。集積型コンデンサは他の回路から受け取る可能性のある共通モードノイズの影響も低減する。
（もっと読む）

【課題】高周波で作動でき、電力散逸量が少なく、共通モードの変化に対して耐性を有するレベルシフトデバイスを提供する。
【解決手段】第１電圧レベル（１３）で作動する入力側（１４）と、第２電圧レベル（５３）で作動する出力側（５４）と、入力側と出力側とを接続するレベルシフト回路（４８）とを備え、入力回路は、第１電圧レベルを基準とする入力信号（１４）を受信し、入力信号の変化に対応する出力信号を発生する。レベルシフト回路は、ＭＯＳＦＥＴ（２８）を備え、ＭＯＳＦＥＴのゲートは、入力回路の各出力に接続され、ソース−ドレインパスは、第２電圧と第１電圧の基準との間に結合されている。出力側は、微分回路トポロジー（５０）を有し、入力信号の変化を対応する信号をサンプリングし、その変化の間のサンプルをホールドする第１回路（５６）と、微分された形態でホールドされたサンプル信号を受信して、シングルエンド形態に変換する出力回路（５４）を有している。 （もっと読む）

増幅器は、ダーリントン・トランジスタ対（１１０，１２０）および入力トランジスタ（１１０）中のバイアス電流を増加させるためのバイアスを与えるネットワークを含む。回路（１００）は、入力トランジスタ（１１０）、第２トランジスタ（１２０）、無線周波数（ＲＦ）チョーク（１１２）、縮退インダクタ（１２２）、キャパシタ（１３２）および電圧制御電流源（１３０）を含む。入力トランジスタ（１１０）および第２トランジスタ（１２０）は、コレクタがノード（１４２）でともに結合され、入力トランジスタ（１２０）のエミッタがノード（１１１）に結合されて、ダーリントン・トランジスタ対を形成するために結合される。
（もっと読む）