【課題】ＣＭＯＳ電界効果型トランジスタを用いて利得を稼ぐことを可能としつつ、増幅帯域内における１／ｆノイズを低減させる。
【解決手段】ＣＭＯＳ−ＩＣ１１の後段には、ＣＭＯＳ−ＩＣ１１にて増幅された信号の低域成分を減衰させる周波数特性調整回路１２を接続するとともに、ＣＭＯＳ−ＩＣ１１の前段には、ＣＭＯＳ−ＩＣ１１よりも１／ｆノイズの小さなローノイズアンプ１０を接続し、ローノイズアンプ１０の利得は、周波数特性調整回路１２の周波数特性を補償するように設定する。 （もっと読む）

【課題】 並列合成している増幅器が故障した場合、電力増幅器としての出力電力の低下を最小限に抑圧する。
【解決手段】 並列接続されている増幅器５，６のうちの一つの増幅器５が故障した場合、ＲＦスイッチ８及び１０を用いて、増幅器６の出力をバイパス線路１４を通して出力端子３０に導く様に切換えて、合成器４のバイパスを行う。これにより、合成器４による損失をなくして、出力電力の低下をできるだけ少なくすることが可能になる。 （もっと読む）

【課題】回路の複雑化を避けながら、基本周波数よりも広帯域の２次高調波のインピーダンス制御を可能とする。
【解決手段】入力信号の基本周波数のバンド幅が第１の基本周波数Ｆ１から第２の基本周波数Ｆ２までの５０ＭＨｚ以上である広帯域で使用される電力増幅器用トランジスタ１０２の出力整合回路は、１ｎＨ以上のインダクタ１０８Ｌと容量１０８Ｃとが直列に接続されてなる第１の２次直列共振回路１０８と、１ｎＨ以下のインダクタ１０９Ｌと容量１０９Ｃとが直列に接続されてなる第２の２次直列共振回路１０９とを有する。 （もっと読む）

【課題】ポップアップノイズ防止回路、これを含むデジタルアンプ及びデジタルアンプのポップアップノイズ防止方法を提供する。
【解決手段】ポップアップノイズ防止回路は、スイッチ部及びスイッチ信号発生部を含む。スイッチ部は、デジタルアンプの出力ノードと基準ノードとの間に連結された出力負荷と並列に連結され、スイッチ信号に応答して前記出力ノードと前記基準ノードとの間に導電経路を形成することにより、前記出力負荷に流れる電流を制御する。スイッチ信号発生部は、電源の印加及び遮断情報を有するスイッチ制御信号に応答して前記スイッチ信号を発生する。従って、ポップアップノイズ防止回路は、出力負荷の両端に並列に連結された導電経路を形成してデジタルアンプの電源を印加するか、遮断する場合に発生するポップアップノイズを除去することができる。 （もっと読む）

【課題】 消費電流を減少させることができるとともに、回路サイズを減少させることができるようにしたバンドギャップレファレンス回路を提供する。
【解決手段】 本発明は、温度変化に比例する電流を複数の電流パスを介して生成する温度比例電流生成部と、温度変化に反比例する電流を複数の電流パスを介して生成する温度反比例電流生成部と、前記温度比例電流生成部の電流及び前記温度反比例電流生成部の電流を用いて内部電圧用基準電圧を生成する内部電圧用基準電圧生成部と、温度変化に対応する電圧を出力する温度電圧出力部と、を備える。 （もっと読む）

【課題】良好な同相雑音耐性が得られ、入力信号に対する高速応答が可能なリミッタアンプ回路を提供する。
【解決手段】リミッタアンプ回路は、正相入力信号ＶＩＰと逆相入力信号ＶＩＮとからなる差動形式の入力信号を増幅する差動増幅器２と、正相入力信号ＶＩＰの最大値と逆相入力信号ＶＩＮの最大値との電圧差に応じた電流を、差動増幅器２の入力段に設けられた差動回路の１対の負荷抵抗２４，２５から引き抜くオフセット補償回路（ＡＯＣ回路３）とを有する。 （もっと読む）

【課題】入力信号経路に余計な回路が追加されることがなく且つトランジスタの特性劣化を引き起こすバイアス条件を回避する半導体集積回路。
【解決手段】基板とソースを接続した差動対ＰＭＯＳＦＥＴと、そのソース側に接続された定電流源回路と、を備えた半導体集積回路であって、定電流源回路が省電力モードで遮断されているときに、ＰＭＯＳＦＥＴのゲートとソースとの間に、ソースにゲート電圧を印加する短絡回路を設けること。また、短絡回路は半導体スイッチ（Ｓ１，Ｓ２）とＡＮＤゲート（Ａ１，Ａ２）からなり、半導体スイッチの端子がＰＭＯＳＦＥＴのゲートとソースにそれぞれ接続されるとともに、半導体スイッチのゲート電極がＡＮＤゲートの出力に接続され、ＡＮＤゲートの一方の入力は省電力モード信号又は入力信号（ＩＮＰ）が入力され、他方の入力はＰＭＯＳＦＥＴのゲート信号が接続されること。 （もっと読む）

【課題】 光信号の瞬時的な過大入力および定常的な過大入力のいずれからもＡＰＤモジュールを保護可能なＡＰＤバイアス回路を実現する。
【解決手段】 ＡＰＤ（Avalanche Photodiode；アバランシェ・フォトダイオード）モジュールにバイアス電圧を供給するＡＰＤバイアス回路であって、バイアス電圧の電圧源に接続される第１の抵抗と、前記第１の抵抗と前記ＡＰＤモジュールとの間に接続される第２の抵抗と、前記第２の抵抗に流れる電流が所定の値を超えたことを検出する過電流検出手段と、過電流が検出された場合に前記第１の抵抗を流れる電流の一部が前記第２の抵抗を流れないようにバイパスするバイパス手段とを備えることを特徴とするＡＰＤバイアス回路。 （もっと読む）

【課題】回路規模を増大させることなく、マルチバンドマルチモードに対応した広帯域かつ低雑音の高周波電力増幅装置を提供する。
【解決手段】インピーダンス調整部１２は、制御部１３による制御に従って、高周波信号ＲＦの周波数に合った値になるようにインピーダンスを調整する。増幅部１１は、インピーダンス調整部１２から出力される高周波信号ＲＦを所定の利得で増幅する。第１の低インピーダンス化部１４は、差周波数（｜Ｒｘ−Ｔｘ｜）に対するインピーダンスを小さくするための回路であり、インピーダンス調整部１２の入力側とＧＮＤとの間に接続される。第２の低インピーダンス化部１５は、和周波数（Ｒｘ＋Ｔｘ）に対するインピーダンスを小さくするための回路であり、インピーダンス調整部１２の出力側とＧＮＤとの間に接続される。 （もっと読む）

【課題】データ送信ごとに待ち時間が発生することなくデータ送信を行うことができると共に低消費電力化を図ることができる電流駆動型差動ドライバを備える半導体装置及び電流駆動差動ドライバの動作制御方法を得る。
【解決手段】制御シーケンサ６は、頻繁にデータ送信が行われるときは電流駆動型差動ドライバ５内に捨て電流ｉ２を継続して流させ、データ送信が所定時間Ｔ２以上中断されたときのみ、電流駆動型差動ドライバ５内に捨て電流ｉ２が流れないようにした。 （もっと読む）

【課題】 動作速度を犠牲にせず、半導体集積回路の出力信号のリンギングを低減する。
【解決手段】 リンギング低減回路４０ＮＡは、出力信号線１２０および低電位電源線１１２間のＮチャネルトランジスタ４０１と、コンパレータ４１０とを有する。コンパレータ４１０は、出力信号ＯＵＴを高電位電源線１１１のレベルＰＶＤＤＩと比較し、出力信号ＯＵＴがレベルＰＶＤＤＩを越えるオーバシュートが発生しているとき、Ｎチャネルトランジスタ４０１をＯＮ状態とし、オーバシュートを低減する。リンギング低減回路４０ＰＡは、同様の原理により、出力信号ＯＵＴのアンダシュートを低減する。 （もっと読む）

【課題】広帯域にバイアス回路の損失が小さく、雑音特性が良好なマイクロ波増幅器を得る。
【解決手段】ゲートに入力端子２が接続され、かつドレインに出力端子３が接続された電界効果トランジスタ１と、入力端子２及び出力端子３を結ぶ信号線に接続されたバイアス回路４とを設けたマイクロ波増幅器であって、バイアス回路４は、前記信号線に一端が接続された１／４波長伝送線路４１と、１／４波長伝送線路４１の他端に接続された１／４波長オープンスタブ４２と、１／４波長伝送線路４１の他端に接続された抵抗４３と、抵抗４３に一端が接続された１／４波長伝送線路４６と、１／４波長伝送線路４６の他端に一端が接続され、他端が接地されたキャパシタ４４とを含む。 （もっと読む）

【課題】カスコード接続増幅回路の動作を、容易な手段によって確実に停止させることができ、アイソレーションの改善を図ることが可能であるカスコード接続増幅回路を実現する。
【解決手段】本発明に係るカスコード接続増幅回路１は、カスコード接続されるトランジスタＱ１、Ｑ２を備える。このカスコード接続増幅回路１は、トランジスタＱ１のコレクタ端子を接地させるか否か、を選択するスイッチ素子ＳＷ１を備えている。 （もっと読む）

【課題】 Ｄ級増幅器の出力バッファ回路のスイッチング素子に過電流が発生した場合に、各スイッチング素子や負荷に大きなダメージを与えることなく各スイッチング素子をＯＦＦ状態に導く。
【解決手段】 出力バッファ回路１０のトランジスタＰＰ、ＮＰ、ＰＭおよびＮＭのいずれかの過電流が過電流検出部４０により検出されたとき、タイミング信号発生部５０およびゲート信号制御部６０は、過電流の検出されたトランジスタ以外の少なくとも１つのトランジスタを放電用スイッチング素子とし、各トランジスタのうち放電用スイッチング素子以外のトランジスタをＯＦＦ状態とし、放電用スイッチング素子であるトランジスタは所定時間だけＯＮ状態とした後にＯＦＦ状態とする。 （もっと読む）

【課題】ＭＯＳＦＥＴを含むスイッチング回路においてサージ電圧を抑制する。
【解決手段】ゲート端子に入力される制御電圧によってドレイン電流を制御するＭＯＳＦＥＴ３０を含むスイッチング回路１００であって、コンデンサ４２を介してＭＯＳＦＥＴ３０のドレイン端子をダイオード４０のアノード端子に接続し、ＭＯＳＦＥＴ３０のゲート端子をダイオード４０のカソード端子に接続する。 （もっと読む）

【課題】回路構成を複雑にすることなく、基準電圧や温度の変動に対して安定なバイアス回路を提供する。
【解決手段】第１の回路領域は少なくとも１つの抵抗Ｒ１を備え、抵抗Ｒ１の一つの端子は制御端子に接続される。制御端子に基準電圧Ｖｒｅｆが印加されると基準電流Ｉｒｅｆが抵抗Ｒ１に流れ込む。抵抗Ｒ１に電流Ｉｒｅｆが流れることにより電圧降下が生じる。この電圧降下量をΔＶとすると、抵抗Ｒ１の第２の端子の電圧Ｖ１はＶｒｅｆ−ΔＶで表される。電流Ｉｒｅｆの一部は、第１の回路領域で消費され、残りが電流Ｉ１として第１の回路領域の第２の端子に出力される。電流Ｉ１の一部は電流Ｉ２として第２の回路領域に流れ込み、残りの電流はアイドル電流Ｉｏｕｔとして出力端子から出力され、トランジスタに流れ込む。 （もっと読む）

【課題】部品点数の削減を図りつつ、高利得動作時における入出力特性の改善を図る。
【解決手段】
利得切替増幅器Ｓは、高周波増幅器３が設けられる一方、迂回回路１０１が設けられており、この迂回回路１０１は、その入力側から第１のスイッチ回路４、第１のインピーダンス素子６及び第２のスイッチ回路５が直列接続されて設けられると共に、第１のスイッチ回路４と第１のインピーダンス素子６の相互の接続点とグランドとの間に、第２のインピーダンス素子５が、第２のスイッチ回路５と第１のインピーダンス素子６の相互の接続点とグランドとの間には、第３のインピーダンス素子８が直列接続されて設けられて、従来に比して、スイッチ回路を削減しつつも、高利得動作時における入出力特性が改善されたものとなっている。 （もっと読む）

【課題】 動作速度を犠牲にすることなく、出力信号中のリンギングを低減することができる半導体集積回路を提供する。
【解決手段】 高電位電源線１１１および低電位電源線１１２間には、スイッチとしてＮチャネルトランジスタ４１が設けられている。高域通過フィルタ４２は、キャパシタ４２Ａおよび抵抗４２Ｂからなる。高域通過フィルタ４２は、スイッチング動作により高電位電源線１１１および低電位電源線１１２間の電圧が振動し始めると、その高域成分を通過させてＮチャネルトランジスタ４１をＯＮとし、リンギングを低減する。 （もっと読む）

【課題】入力端子と内部回路との間に逆流防止用の素子が配置されている場合でも、内部回路をサージ電圧より確実に保護することができる入力護回路を提供する。
【解決手段】トランジスタ５のコレクタとツェナーダイオード７のカソードとの間に抵抗素子２２を接続することで、半導体集積回路の入力端子１に正極性のサージ電圧が印加された際に抵抗素子２２を介して電流を流す経路を形成し、コレクタ電位Ｖｃを、入力端子１の電位未満に設定する。 （もっと読む）

【課題】低電力の無線通信機器を可能にする。
【解決手段】本発明は、反転端子、非反転端子及び出力端子を備えた演算増幅器と、上記反転端子に連結される第１抵抗と、上記反転端子と上記出力端子の間に連結される第２抵抗及び上記反転端子と上記非反転端子の間に連結されるＤＣオフセット相殺抵抗とを含むことを特徴とするＤＣオフセット相殺回路と反転端子、非反転端子及び出力端子を備えた演算増幅器と、上記反転端子に連結される第１抵抗と、上記反転端子と上記出力端子の間に連結される第２抵抗及び上記反転端子と上記非反転端子の間に連結されるＤＣオフセット相殺抵抗をそれぞれ備えた第１及び第２ＤＣオフセット相殺回路とを含み、上記第１ＤＣオフセット相殺回路及び第２ＤＣ相殺回路は直列連結されることを特徴とするプログラマブル利得増幅器を提供する。 （もっと読む）