【課題】同相信号に対して十分な位相余裕を確保しながら差動信号に対する高速動作を実現可能な差動増幅回路を提供する。
【解決手段】差動増幅回路は、入力端に印加される差動入力信号を増幅する差動入力段と、前記差動入力段の第１の出力端に結合される第１の単相出力段と、前記差動入力段の第２の出力端に結合される第２の単相出力段と、前記第１の出力端と前記第１の単相出力段の出力との間を結合する第１の容量と、前記第２の出力端と前記第２の単相出力段の出力との間を結合する第２の容量と、前記第１の出力端と前記第２の単相出力段の出力との間を結合する第３の容量と、前記第２の出力端と前記第１の単相出力段の出力との間を結合する第４の容量とを含むことを特徴とする。 （もっと読む）

【課題】アクティブバラン回路をＭＭＩＣ化が容易な小型の構成にする。
【解決手段】平衡入力の一方を増幅し１８０度位相が回転した信号を取り出すＮ形電界効果トランジスタを有する第１の増幅回路と、平衡入力の他方を増幅し同位相の信号を取り出すＰ形電界効果トランジスタを有する第２の増幅回路と、第１および第２の増幅回路の出力信号を合成して不平衡出力として取り出す合成回路を備えたものである。 （もっと読む）

【課題】高精度且つ広範囲なオフセット調整を可能にする。
【解決手段】差動対に発生するオフセットを調整するために能動負荷を変化させるオフセット調整回路を有する差動増幅回路１であって、同一のトランジスタサイズを有する複数のトランジスタ３１ａ，３１ｂ，３３ａ，３３ｂを備えて構成される微調整用セル部２１，２２と、前記微調整用セル部２１，２２のトランジスタ３１ａ，３１ｂ，３３ａ，３３ｂよりも大きいトランジスタサイズを有するトランジスタ３５ａ，３５ｂ，３７ａ，３７ｂを備えて構成されるシフト用セル部２３，２４とを有して構成される。 （もっと読む）

【課題】 異なる信号系統間でのゲイン制御電圧−ゲイン特性のバラツキを抑制する。
【解決手段】 ＬＲの各チャンネルに設けた２つのゲイン可変回路３Ａ、４Ａを、減衰回路９Ａ、１０Ａと反転増幅回路１１、１２で構成し、減衰回路９Ａは、入力端子とグランド間に抵抗ＲＡ１、コンデンサＣＡ２、ＦＥＴＱＡのソース−ドレイン端子間を直列接続し、ＣＡ２とＦＥＴＱＡの接続点を抵抗ＲＡ４を介して＋Ｖｃと接続し、ゲイン制御電圧ＧＶを差動増幅器２０の（−）端子に入力し、（＋）端子をＦＥＴと直流阻止コンデンサの接続点と接続し、差動増幅器２０の出力をＦＥＴＱＡのゲート端子に印加する。ゲイン可変回路４Ａも３Ａと全く同様に構成し、各ゲイン可変回路３Ａ、４Ａに共通のゲイン制御電圧ＧＶを供給する。 （もっと読む）

【課題】位相余裕を拡大すると共に、高スルーレート化することができる出力回路を備えた駆動装置を提供する。
【解決手段】出力の極性が互いに逆相になるオペアンプ回路１２１及び１２２において、オペアンプ回路１２１は、容量Ｃａ１を、位相補償用容量Ｃ１１と並行かつ、ゲートＰＧ１及びＮＧ１とオペアンプ回路１２２の出力との間に設ける。また、同様にオペアンプ回路１２２は、容量Ｃａ２を、位相補償用容量Ｃ１２と並行かつ、ゲートＰＧ２及びＮＧ２とオペアンプ回路１２１の出力との間に設ける。 （もっと読む）

【課題】歪みの少ないＢＴＬアンプを提供する。
【解決手段】非反転出力ノードＮｏｕｔ１と第１ノードＮ１との間に接続された第１帰還抵抗Ｒｆ１を有する第１差動アンプ１１と、反転出力ノードＮｏｕｔ２と第２ノードＮ２との間に接続された第２帰還抵抗Ｒｆ２を有する第２差動アンプ１２と、第１ノードＮ１と第２ノードＮ２との間に接続された第３抵抗Ｒｓと、非反転入力端子が第１差動アンプ１１の非反転入力端子に接続され、反転入力端子が第１ノードＮ１に接続され、出力端子が第２ノードＮ２に接続された第１ｇｍアンプ１３と、非反転入力端子が第２ノードＮ２に接続され、反転入力端子が第２差動アンプ１２の非反転入力端子に接続され、出力端子が第１ノードＮ１に接続された第２ｇｍアンプ１４と、を具備する。 （もっと読む）

【課題】低消費電流で低電圧な定電圧を安定して得られる定電圧回路を提供すること。
【解決手段】定電圧回路Ａは、閾値電圧が極小でゲート長が特大のＭＯＳトランジスタＮ１を用いて低電流を作り出し、基準電圧Ｖ_REFを発生するＭＯＳトランジスタＮ２、これと対を成してカレントミラー回路を構成する各ＭＯＳトランジスタＮ３、Ｎ４、Ｎ７、及びその他の各ＭＯＳトランジスタＮ５、Ｎ６の何れについても低閾値電圧タイプとし、且つＭＯＳトランジスタＮ２、Ｎ３、Ｎ４、Ｎ７のゲート長ＬをＭＯＳトランジスタＰ１、Ｐ２のゲート長Ｌよりも増大させている。これにより、各ＭＯＳトランジスタＮ２〜Ｎ７のドレイン電極−ソース電極間の電圧Ｖｄｓが０．１Ｖ以上の飽和領域で動作する電圧値を保ち、所望の低い基準電圧Ｖ_REFを発生でき、カレントミラー回路を構成する際に正常動作が可能となり、定電圧出力端子４から低消費電流で低電圧な定電圧が得られる。 （もっと読む）

【課題】低歪みと大出力電圧を両立することができる低歪率増幅器を提供する。
【解決手段】増幅回路として、２つの増幅素子Ｑ１、Ｑ２をトーテムポール接続してなるＳＲＰＰ回路を備える。その出力回路からはコンデンサが除かれている。当該出力回路には、予め定められた電流を供給する定電流回路Ｑ３、ＶＲ２と、前記出力回路にフォールデッドカスコード接続されているトランジスタＱ４と、トランジスタＱ４のベース端子の電位を予め定められた値に保持する定電圧回路Ｄ、Ｒ３と、トランジスタＱ４の出力電流を電圧に変換する負荷抵抗ＲＬと、が設けられている。 （もっと読む）

【課題】集積回路の製造ばらつき等に起因するオフセット電圧を補正する。
【解決手段】オフセット補正回路１０は、第１スイッチＳＷ１・第３スイッチＳＷ３をオンにし、第２スイッチＳＷ２・第４スイッチＳＷ４をオフにして、補正前電圧とＤＡ変換器１５の参照電圧とを近似させ、その後、第１スイッチＳＷ１・第３スイッチＳＷ３をオフにし、第２スイッチＳＷ２・第４スイッチＳＷ４をオンにして、基準電圧を出力する。 （もっと読む）

【課題】良好な入力インピーダンス整合特性を維持しながら低雑音化が可能となる増幅回路を有する信号処理回路を提供することを課題とする。
【解決手段】入力端子に入力された信号を増幅して出力端子から出力するゲート接地増幅回路（１１１）と、前記ゲート接地増幅回路の入力端子及び出力端子間に接続される帰還インピーダンス回路（Ｚｆ）と、前記ゲート接地増幅回路の出力端子から出力される信号を周波数変換し、相互に直交関係にあるＩ相信号及びＱ相信号をＩ相信号用出力端子及びＱ相信号用出力端子から出力する直交スイッチングミキサ（１１３）と、前記直交スイッチングミキサのＩ相信号用出力端子及びＱ相信号用出力端子に接続される周波数フィルタ（１１６）とを有することを特徴とする信号処理回路が提供される。 （もっと読む）

【課題】増幅器の消費電力を抑制する。
【解決手段】インバータにより構成された差動増幅器１１０は、ＮＭＯＳトランジスタ１４２を介して電源電圧ＶＣＣと接続され、ＰＭＯＳトランジスタ１４４を介して接地電圧ＧＮＤと接続されている。ＮＭＯＳトランジスタ１４２は制御信号端子ＰＳと接続され、ＰＭＯＳトランジスタ１４４は、インバータ１５０を介して制御信号端子ＰＳと接続される。ＮＭＯＳトランジスタ１４２とＰＭＯＳトランジスタ１４４は、制御信号端子ＰＳからの制御信号により同時に切断可能に制御される。 （もっと読む）

【課題】オフセットが少なく、低ノイズの差動増幅回路及び電源回路を提供する。
【解決手段】本発明にかかる差動増幅回路は、反転入力端子ＩＮ−及び非反転入力端子ＩＮ＋から入力される差動電圧を第１及び第２の電流Ｉ１、Ｉ２に変換する入力変換回路１０１と、第１の電流Ｉ１に対応する第３の電流Ｉ３と第２の電流Ｉ２との間で演算を行い、第４の電流Ｉ４を得る出力演算回路１０３と、反転入力端子ＩＮ−及び非反転入力端子ＩＮ＋を同電位とするスイッチＳＷ１と、反転入力端子ＩＮ−及び非反転入力端子ＩＮ＋が同電位となった場合に出力演算回路１０３が第２及び第３の電流Ｉ２、Ｉ３間で演算を行ったときの電位を保持する容量Ｃｏｆｆと、出力演算回路１０３から入力される第４の電流Ｉ４を外部に出力する出力バッファ回路１０４と、出力演算回路１０３から入力される第４の電流Ｉ４を記憶する容量Ｃｂとを備える。 （もっと読む）

【課題】消費電力を抑えた簡易な回路構成であって、かつ、通信伝搬距離の劣化を防止した広帯域送信アンプを含む通信装置を提供すること。
【解決手段】本発明による通信装置は、第１周波数帯域に含まれ、第１周波数を有する第１信号の送信電力と、前記第１周波数帯域とは異なる第２周波数帯域に含まれ、前記第１周波数とは異なる第２周波数を有する第２信号の送信電力と、が異なる場合に、前記第１信号の送信電力と前記第２信号の送信電力を調整するアンプ回路１０１を含む通信装置であって、アンプ回路１０１は、前記第１信号と前記第２信号のそれぞれに対してインダクタンス値を変化させて前記第１信号の送信電力と前記第２信号の送信電力を調整する可変インダクタ１１０を備えることを特徴とするものである。 （もっと読む）

【課題】定電圧発生回路に対して供給される電源電圧に変動があった場合でも、所定の差分を有する電圧を精度よく発生させる定電圧発生回路、および、その定電圧発生回路を備えたＡ／Ｄ変換回路を提供する。
【解決手段】第１入力端子１１、第２入力端子１２、第１出力端子２１、第２出力端子２２および入力コモン端子１３を備えた全差動型ＯＰアンプ５０と、電源ＶＤＤとグランドとの間に直列接続された抵抗Ｒ２、抵抗Ｒ３および定電流源１０と、電源ＶＤＤとグランドとの間に直列接続された抵抗Ｒ１，Ｒ１とを備える。抵抗Ｒ２の両端子は、第１入力端子１１および第２入力端子１２にそれぞれ接続され、抵抗Ｒ１，Ｒ１の接続点は、入力コモン端子１３に接続されている。 （もっと読む）

【課題】 片電源により出力電力が大きく取れ、回生電流によるパンピング現象が発生しにくいＤクラスアンプを提供する。
【構成】 ハイサイドとローサイドの第１の一対のスイッチング素子１、２と、ハイサイドとローサイドの第２の一対のスイッチング素子３、４と、入力信号の正負に応じて第１の一対のスイッチング素子１、２を交互にオン・オフ駆動する第１の駆動回路３０と、入力信号をＰＷＭ変調したパルスに基づき第２の一対のスイッチング素子３、４を交互にオン・オフする第２の駆動回路４０と、第１、第２の一対のスイッチング素子１と２、３と４の両端に接続された片電源２１と、第１の一対のスイッチング素子間の接続点と、第２の一対のスイッチング素子間の接続点との間にＬＣ回路１０を介して負荷ＲＦを接続し、ＬＣ回路１０のＣ側の一端をグランドと接続した。 （もっと読む）

【課題】動作特性の低下を抑制しつつ、配置の自由度を大きくできる上、電流負荷を高速停止できて電流制限抵抗が不要な電流負荷駆動回路を提供すること。
【解決手段】電流負荷駆動回路における第１カレントミラー回路１ｂの電圧経路上で入力回路５ｂ、出力回路７ｂを分割し、第２カレントミラー回路２ｂを含む出力回路７ｂに備えられた電圧制御回路では、電流負荷のＬＥＤ４の消灯を行う際、ＬＥＤ４の一端にドレイン端子が接続された高耐圧Ｐ型ＭＯＳトランジスタＰ３が、制御端子Ｔ１に入力された信号によって、オン状態とされる。このとき、ＭＯＳトランジスタＰ３のドレイン電圧は、ほぼソース電圧（ＬＥＤ４の電源電圧）に一致した状態となるため、ＬＥＤ４は高速消灯される。各カレントミラー回路および電圧制御回路によってＬＥＤ４の駆動電流を制御するため、電流制限抵抗が不要となる。 （もっと読む）

【課題】ダイオードの接合容量を利用したノイズフィルタ（ＬＰＦ）では、接合容量の容量値と抵抗値によってＬＰＦの遮断周波数が決定する。しかし十分なＲＦＩ除去特性を得るためには、５ＭＨｚ以下の遮断周波数が必要となり、容量値か抵抗値のいずれかを増やす必要がある。しかし、容量値を大きくするとチップサイズの拡大となり、抵抗値を大きくすると入力ロスが増加する問題があった。
【解決手段】３端子のうち２端子をダイオード接続したトランジスタからなる第１容量と、ｐｎ接合容量と絶縁容量を並列接続した第２容量によって、はしご型のＬＰＦを構成する。半導体層に設けるｐｎ接合容量とその表面に設ける絶縁容量を略重畳させて並列接続させるため、容量値を増加させても占有面積の増加を回避できる。また、第１容量がスナップバック特性を有するため、絶縁容量を有する第２容量をＥＳＤから保護することができ、小型で高性能なＲＦＩ除去特性を有し、高ＥＤＳ化を実現できる。 （もっと読む）

【課題】低電圧時の信号振幅の確保とスルーレートの確保を可能とし、低消費電力化を可能にする信号出力回路の提供。
【解決手段】入力信号（ｉｎｐｕｔ）を入力しエミッタフォロワ構成の第１のトランジスタ（Ｑ１１）と、前記入力信号を入力し出力が外部負荷（１０６）に接続される、エミッタフォロワ構成の第２のトランジスタ（Ｑ８）と、エミッタフォロワ構成の第１、第２のトランジスタ（Ｑ１１、Ｑ８）のエミッタ出力を抵抗（Ｒ１、Ｒ２）を介して入力対に受けるコンパレータ回路（１０４）と、第１の電流源トランジスタ（Ｑ１３）の出力に入力が接続され、出力が第１のトランジスタ（Ｑ１１）のエミッタに接続された第１のカレントミラー回路（Ｑ９、Ｑ１０）と、第２の電流源トランジスタ（Ｑ１４）の出力とコンパレータ回路の出力の接続点に入力が接続され、出力が第２のトランジスタ（Ｑ８）のエミッタに接続された第２のカレントミラー回路（Ｑ６、Ｑ７）と、を備える。 （もっと読む）

【課題】ゲインを維持しつつカットオフ周波数をより高周波側に規定する。
【解決手段】ゲート端子に基準電圧Ｖｒｅｆが印加された第１トランジスタ１１とゲート端子にフォトダイオードＰＤが接続されて第１トランジスタ１１と差動接続された第２トランジスタ１２とで構成されるトランジスタ対ＴＰ、およびトランジスタ対ＴＰからの電圧Ｖｄを出力信号Ｖｏｕｔとして出力するバッファ回路１５を有する差動増幅回路２と、出力信号Ｖｏｕｔを帰還させる帰還回路３と、バッファ回路１５の入力端子とグランドとの間に直列に接続された抵抗３１ａ（抵抗値Ｒ１）およびコンデンサ３１ｂ（容量値Ｃ１）で構成される直列回路３１とを備え、周波数（１／（２×π×Ｃ１×Ｒ１））が直列回路３１のない光電流・電圧変換回路１の伝達関数のカットオフ周波数より高く、かつ差動増幅回路２の伝達関数のユニティゲイン周波数より低くなるように規定されている。 （もっと読む）

【課題】出力トランジスタに耐圧以上の電圧がかかるのを防止する。
【解決手段】ＰＷＭ信号により、電源ラインとグランドとの間に直列接続した一対の出力トランジスタ１６，１８を駆動し、両出力トランジスタ１６，１８の接点からコイルＬを介してプッシュプル電流をスピーカＳＰに向けて出力する。電流制限抵抗Ｒ１は、一端が前記電源ラインに接続され、その他端とグランドの間に制御トランジスタ２４が設けられる。また、比較器２６は、前記電源ラインの電圧と、参照電圧とを比較し、その比較結果において前記電源ラインの電圧が参照電圧より高い場合に、前記制御トランジスタ２４をオンする。 （もっと読む）