【課題】基準電流に対して所定の比の負荷電流を高い精度で得るドライバ回路を提供する。
【解決手段】ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、その他端には夫々電流発生装置ＩＲＥＦ、負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。この電子回路装置は抵抗Ｒ１と電流発生装置ＩＲＥＦとの接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃとして、夫々差動増幅器Ａ１の入力端子へ接続したものである。該差動増幅器において、トランジスタＭ３のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。 （もっと読む）

【課題】電源電圧の変動に依存することなく、電源電圧変動除去比の良いバンドギャップ基準電圧回路を提供する。
【解決手段】電圧供給回路５１によって電源電圧Ｖ５は電源電圧Ｖｄｄの変動に依存しなくなる。すると、抵抗４１に発生する正の温度係数を持つ電圧（Ｖ３−Ｖ２）は、電源電圧Ｖｄｄでなくて電源電圧Ｖ５に基づくので、電源電圧Ｖｄｄの変動に依存しない。よって、バンドギャップ基準電圧回路の電源電圧変動除去比が良くなる。 （もっと読む）

【課題】従来技術であるダイオードによるＦＥＴのアイドリング電流補正は、ＦＥＴとダイオードの温度特性を完全に一致させることは困難であるため、ＦＥＴのアイドリング電流を一定に保つことが難しい。
本発明の目的は、温度変化によって一定に保つことが難しかったＦＥＴのアイドリング電流を制御し、電力増幅器の出力を一定に保持することである。
【解決手段】本発明のＦＥＴを使用した電力増幅器は、ＦＥＴのドレイン電流値を測定するドレイン電流値測定手段と、ＦＥＴのアイドリング電流を補正するアイドリング電流補正手段を有し、アイドリング電流補正手段はドレイン電流値測定手段で測定したドレイン電流値に応じて補正することを特徴とする。 （もっと読む）

【課題】チューナにおける低騒音増幅回路の改善を図る。
【解決手段】本開示は、チューナにおける低騒音増幅回路に関する。この回路は、信号入力端子と信号出力端子との間に取り付けられた高周波（ＲＦ）増幅トランジスタ（ＴＲ）（Ｑ１）と、高周波増幅トランジスタ（Ｑ１）にバイアス電圧として入力された内部電圧を印加する内部電圧入力端子と、内部電圧入力端子から高周波増幅トランジスタ（Ｑ１）に印加されるバイアス電圧のスイッチングを行うことによって、高周波増幅トランジスタ（Ｑ１）のバイアスを制御するポートと、を有する。 （もっと読む）

開示の典型的な実施形態は、スイッチドキャパシタ回路のためのバイアス電流を適応して生成することを含んでいる。典型的な装置は、サンプリングレートで動作する第１の位相信号および第２の位相信号を含んでいる。第１の位相信号のアサートされた時間および第２の位相信号のアサートされた時間は、所定の非オーバーラップ時間によって分離される。装置は、さらに第１の位相信号および第２の位相信号に操作可能でつながれた複数のスイッチドキャパシタを備えたスイッチドキャパシタ回路を含んでいる。増幅器は、スイッチドキャパシタ回路に操作可能でつながれ、適応バイアス電流に反比例する応答時間を有する。バイアス発生器は、増幅器につながれ、第１の位相信号のアサートされた時間に反応する適応バイアス電流を修正するために動作する。 （もっと読む）

【課題】信号増幅回路の適切な省電力化を図ること。
【解決手段】ＧＰＳ受信装置において、受信されたＲＦ信号は、ＬＮＡ回路２１にて増幅された後、サンプリングミキサ回路に供給される。ＬＮＡ回路２１では、増幅制御信号Ｓ２に従って、サンプリングミキサ回路のサンプリング期間／非サンプリング期間の繰り返しに合わせて、制御部２１４のトランジスタＴｒ２がＯＮ／ＯＦＦされることで、増幅部２１２の増幅動作がＯＮ／ＯＦＦされる。 （もっと読む）

【課題】従来の電圧電流変換回路は、高消費電力の増幅器が必要であった。
【解決手段】本発明は、入力信号に応じた電圧を保持する第１、第２の容量素子と、入力端子に接続される第１、第２の抵抗素子と、第１、第２の制御信号に応じた電流を出力する第１、第２の電流源と、第１、第２の電流源の出力に接続される第３、第４の抵抗素子と、第１、第２の制御信号を出力する差動増幅器と、第１の状態時に、入力端子と第１、第２の容量素子を接続、差動増幅器の一方の入力と第１の抵抗素子及び第１の電流源の出力、差動増幅器の他方の入力と第２の抵抗素子及び第２の電流源の出力を接続し、第２の状態時に、第１の電流源の出力と差動増幅器の一方の入力間に第２の容量素子、第２の電流源の出力と差動増幅器の他方の入力間に第１の容量を接続するよう制御する制御部とを有する電圧電流変換回路である。 （もっと読む）

【課題】大振幅出力および広帯域周波数特性を確保することができ、特に光変調器のドライバＩＣに適用可能な増幅回路を提供する。
【解決手段】増幅回路は、入力段トランジスタ１１と出力段トランジスタ１２とを含み、入力された信号を入力段トランジスタ１１および出力段トランジスタ１２で増幅して出力する多段増幅部１０と、多段増幅部１０の出力を、該多段増幅部における出力段トランジスタ１２の入力に帰還する帰還部２０と、を備える。帰還部２０は、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを含み、多段増幅部１０の出力を、第１帰還トランジスタ２１ａ、第２帰還トランジスタ２１ｂおよび帰還抵抗ＲＦを介して出力段トランジスタ１２の入力に帰還する。 （もっと読む）

【課題】線形性を悪化させることなくトランスコンダクタンスＧｍのチューニングを行うことができるトランスコンダクタンスアンプを提供する。
【解決手段】差動対を構成するＭＯＳトランジスタ１１，１２と、ＭＯＳトランジスタ１３，１４と、電圧発生回路２０と、差動対入力電圧発生回路３０とを備える。電圧発生回路２０の一実施形態は、ＭＯＳトランジスタ１５，１６と、可変電流源２１と、固定電流源２２と、抵抗Ｒとを有し、電圧Ｂ（チューニング電圧Ｖｃｔｒｌ）及び電圧Ｃ（ドレイン電圧Ｖｄｐ）と電圧Ａ（コモン電圧Ｖｃｍ）との差が一定となるようにチューニング電圧Ｖｃｔｒｌ及びコモン電圧Ｖｃｍを出力する。 （もっと読む）

【課題】入力信号の影響で参照信号が変動することを抑制すること。
【解決手段】本発明は、デジタル入力信号が入力される入力端子と参照信号端子とを有する差動増幅回路３０と、入力信号を平均化し平均化信号Ｖｓｍを生成する平均化回路１０と、参照信号端子と平均化回路１０の出力との間に設けられ、平均化信号Ｖｓｍを保持し参照信号端子に出力する第１保持回路２０と、第１保持回路２０と平均化回路１０との間に設けられた第１スイッチＳＷ１と、を備える。 （もっと読む）

【課題】信号電圧を信号電流に変換して回路ブロックに入力する構成において、回路ブロックの入力端子における信号に依存する非線形なインピーダンスが逐次変化した場合にも、インピーダンス変化の影響を受けず入力電流を低歪みで線形とする。
【解決手段】信号入力回路は、入力信号源の出力端子と回路ブロックの入力端子との間に、信号電圧を信号電流に変換して回路ブロックの入力端子に入力するインピーダンス手段と、回路ブロックの入力端子の信号に依存する電圧を入力端子で検出し、検出信号に比例した電流を出力端子から出力する電圧−電流変換手段とを備え、電圧−電流変換手段の入出力端子を回路ブロックの入力端子に接続する。電圧−電流変換手段は、アドミタンス値を設定することによって回路ブロックの入力端子の電圧に比例した電流を生成して回路ブロックの入力端子に入力し、回路ブロックの入力端子の電圧変動により生じる前記第１のインピーダンス手段中を流れる電流の誤差を補正する電流を供給する。 （もっと読む）

【課題】低電圧電源で利用可能な出力精度の高い差動増幅器並びに基準電圧発生回路を提供する。
【解決手段】差動増幅器１１０は、差動増幅部からなるメイン差動増幅回路１１と、メイン差動増幅回路１１が出力する信号を増幅しオープンドレイン出力回路３１で増幅された出力信号を出力する。バイアス制御差動増幅回路２１は、メイン差動増幅回路１１の差動増幅部の差動出力信号に含まれるオフセット電圧を検出し、検出したオフセット電圧に基づいてメイン差動増幅回路１１の差動増幅部の動作点を制御して出力信号に含まれるオフセット電圧を低減する。 （もっと読む）

【課題】トランジスタのダイオード動作によるＮＦの劣化を軽減する。
【解決手段】ＮＰＮトランジスタＱ１〜Ｑｎ（ｎは２以上の整数）、抵抗素子Ｒ１〜Ｒｎ、容量素子Ｃ１〜Ｃｎを備える。ＮＰＮトランジスタＱｉ（ｉ＝１〜ｎ）は、コレクタを負荷抵抗Ｒｃの一端および抵抗素子Ｒｉの一端に接続し、ベースを抵抗素子Ｒｉの他端および容量素子Ｃｉの一端に接続し、エミッタを接地する。容量素子Ｃｉの他端は、ｉ＝１〜ｎについて共通に入力端ＩＮに接続され、入力信号が供給される。負荷抵抗Ｒｃの他端は、電源Ｖｃｃに接続され、負荷抵抗Ｒｃの一端は、出力端ＯＵＴとして出力信号を出力する。 （もっと読む）

【課題】温度変動や製造プロセスドリフトに依存することなく、トランジスタの２次または３次の非線形性をキャンセルする。
【解決手段】数学的に、非線形性は、いくつかの成分が負符号を持つ複数成分の合計によって表現されうる。この成分は、僅かに異なるバイアス電圧においては、トランジスタの直流電流に比例する。各バイアストランジスタは、この成分の１つを表している直流電流を生成する。フィードバック回路は、この直流電流信号を感知し、この直流電流信号を零にするバイアストランジスタのバイアス電圧を生成する。このバイアス電圧のうちの１つは、メイントランジスタに印加され、その結果、選択された非線形性がキャンセルされる。 （もっと読む）

【課題】差動増幅器の出力をＰＮＰ型トランジスタのベース入力とする回路構成において、ＰＮＰ型トランジスタの電流増幅率ｈＦＥが変動した場合においても、ＰＮＰ型トランジスタの出力電流の変動を最小限の範囲に抑える。
【解決手段】差動増幅器は、差動対を形成するＮＰＮ型トランジスタＴ１、Ｔ２と、ＮＰＮ型トランジスタＴ１、Ｔ２の共通接続されたエミッタに接続された定電流源１０と、を備える。この差動増幅器の出力信号がＰＮＰ型トランジスタＴ３のベースに印加される。そして、ＮＰＮ型トランジスタＴ１、Ｔ２のエミッタと定電流源１０の間にコレクタが接続され、ＰＮＰ型トランジスタＴ３のｈＦＥの変動を補償するためのＰＮＰ型トランジスタＴ４が設けられる。 （もっと読む）

【課題】シングルエンド方式とＢＴＬ方式とに対処可能な音声出力回路を、比較的簡単な回路構成で実現する。
【解決手段】シングルエンド方式の場合には第１及び第２のスピーカを駆動し、ＢＴＬ方式の場合には共通のスピーカを駆動する第１及び第２のパワーアンプと、前記第１のスピーカ又は前記共通のスピーカを接続するために使用される第１の接続端子と、前記第２のスピーカ又は前記共通のスピーカを接続するために使用される第２の接続端子と、前記第１の接続端子の電圧と第１の検出閾値電圧とが入力される第１の負荷インピーダンス検出回路と、前記第２の接続端子の電圧と所定の電圧とが入力される第２の負荷インピーダンス検出回路と、前記第２の負荷インピーダンス検出回路に、前記所定の電圧として、前記第２の検出閾値電圧を供給するか、前記第１の接続端子の電圧と前記第２の検出閾値電圧との和に相当する電圧を供給するかを切り替える基準切替回路とを備える音声出力回路。 （もっと読む）

【課題】広い同相入力電圧範囲において、相互コンダクタンスの平坦性が改善された演算増幅器を提供する。
【解決手段】第１及び第２の差動対を有し、第１の電源電圧と前記第１の電源電圧よりも低い第２の電源電圧とが供給される差動入力回路と、前記第１の電源電圧と前記第２の電源電圧との間の同相入力電圧が前記第１及び第２の差動対にそれぞれ入力される場合、前記第１の差動対を構成するＦＥＴが動作することを検出し、前記差動入力回路の相互コンダクタンスを略一定値に保持するように前記第２の差動対を構成するＦＥＴの動作を調整可能な制御回路と、を備えたことを特徴とする演算増幅器が提供される。 （もっと読む）

【課題】消費電力が少なく、且つ、電源電圧が低い場合にでも動作が可能な演算増幅回路を提供する。
【解決手段】演算増幅回路１０が、反転入力端子と非反転入力端子の電位差に応答した内部電流Ｉ_ＩＮ^＋を生成する入力段１１と、内部電流Ｉ_ＩＮ^＋に応答して出力端子を駆動する出力段１２Ａとを備えている。出力段１２Ａは、内部電流Ｉ_ＩＮ^＋が流される浮遊電流源と、浮遊電流源の第１端子の電位に応答して出力端子を駆動するＰＭＯＳトランジスタＭＰ_１０と、浮遊電流源の第２端子の電位に応答して出力端子を駆動するＮＭＯＳトランジスタＭＮ_１０とを含む。浮遊電流源は、第１端子にソースが接続され、第２端子にドレインが接続されたＰＭＯＳトランジスタＭＰ_９と、第１端子にドレインが接続され、第２端子にソースが接続されたＮＭＯＳトランジスタＭＮ_９とを含む。ＮＭＯＳトランジスタＭＮ_９としてディプレッショントランジスタが使用されている。 （もっと読む）

【課題】ＢＤ，ＤＶＤ，ＣＤの再生・記録に対応した光ピックアップのように、多段のゲイン切り替えが必要な場合においても、安定したゲイン切り替えを行うことができる非反転増幅器、受光増幅素子および光ピックアップ素子を提供する。
【解決手段】差動増幅回路に備えられる差動トランジスタ対Ｑ１，Ｑ２の入力側トランジスタＱ１のコレクタ側にベース接地トランジスタＱ３が挿入された非反転増幅器において、ベース接地トランジスタＱ３のベースとベースが接続されたＮＰＮトランジスタＱ５のコレクタにベースが接続され、ベース接地トランジスタＱ３のベースにエミッタが接続され、電源電位（Ｖｃｃ）にコレクタが接続されたＮＰＮトランジスタＱ７を備えている。これにより、ゲイン切替時に増幅回路が差動増幅回路として機能しなくなり、出力が基準電圧より低い電位に固定された動作不能の状態になることを防ぐことができる。 （もっと読む）

【課題】Ｒａｉｌ ｔｏ Ｒａｉｌ動作する演算増幅器のトランスコンダクタンスを一定にする。
【解決手段】Ｒａｉｌ ｔｏ Ｒａｉｌオペアンプ５０には差動入力段１と出力段２が設けられる。差動入力段１には、第１の差動増幅部１１、第２の差動増幅部１２、及びバイアス切替部１３が設けられる。第１の差動増幅部１１には差動対をなすＮｃｈ ＭＯＳトランジスタＮＴ１及びＮＴ２が設けられ、第２の差動増幅部１２には差動対をなす定電流源１４とＰｃｈ ＭＯＳトランジスタＰＴ１及びＰＴ２が設けられる。バイアス切替部１３は、入力電圧Ｖｉｎレベルに応じて第１の差動増幅部１１のバイアス電流Ｉｂ６と第２の差動増幅部１２のバイアス電流Ｉｂ１とを切り替え、第１の差動増幅部１１及び第２の差動増幅部１２が共に動作する領域でのバイアス電流Ｉｂ６及びバイアス電流Ｉｂ１を補正する。 （もっと読む）