定電圧発生回路およびA/D変換回路
【課題】定電圧発生回路に対して供給される電源電圧に変動があった場合でも、所定の差分を有する電圧を精度よく発生させる定電圧発生回路、および、その定電圧発生回路を備えたA/D変換回路を提供する。
【解決手段】第1入力端子11、第2入力端子12、第1出力端子21、第2出力端子22および入力コモン端子13を備えた全差動型OPアンプ50と、電源VDDとグランドとの間に直列接続された抵抗R2、抵抗R3および定電流源10と、電源VDDとグランドとの間に直列接続された抵抗R1,R1とを備える。抵抗R2の両端子は、第1入力端子11および第2入力端子12にそれぞれ接続され、抵抗R1,R1の接続点は、入力コモン端子13に接続されている。
【解決手段】第1入力端子11、第2入力端子12、第1出力端子21、第2出力端子22および入力コモン端子13を備えた全差動型OPアンプ50と、電源VDDとグランドとの間に直列接続された抵抗R2、抵抗R3および定電流源10と、電源VDDとグランドとの間に直列接続された抵抗R1,R1とを備える。抵抗R2の両端子は、第1入力端子11および第2入力端子12にそれぞれ接続され、抵抗R1,R1の接続点は、入力コモン端子13に接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、全差動型演算増幅器を使用した定電圧発生回路に関する。また、この定電圧発生回路を用いたA/D変換回路に関する。
【背景技術】
【0002】
一般に、アナログ電子回路において、電源電圧の変動や素子特性の温度変動などにより、出力電圧が影響を受け、誤差を生じる。例えばA/D変換回路においては、変換誤差を生じてしまう。したがって、電源電圧や素子特性の変動の影響を受けないアナログ電子回路が望まれており、そのための提案が従来よりなされている。
【0003】
例えば、特許文献1に記載のバイアス回路は、グランドと負電源間に直列に接続した3つの抵抗及びn型FETからなるバイアス発生部と、3つのn型FET及び2つの抵抗からなる差動対回路部とを有する。そして、これらバイアス発生部、差動対回路部の2つのn型FETを同一のバイアス電圧で制御することにより、素子の温度変動等をキャンセルし、出力振幅の変化を小さくしている。
【0004】
【特許文献1】特開平9−93053号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、定電圧発生回路に対して供給される電源電圧に変動があった場合でも、所定の差分を有する電圧を精度よく発生させる定電圧発生回路、および、その定電圧発生回路を備えたA/D変換回路を提供することを目的としている。
【課題を解決するための手段】
【0006】
本発明に係る定電圧発生回路は、第1入力端子、第2入力端子、第1出力端子、第2出力端子および入力コモン端子を備えた全差動型演算増幅器と、電源とグランドとの間に直列接続された第1抵抗、第2抵抗および定電流源と、電源とグランドとの間に直列接続された第3抵抗および第4抵抗とを備える。そして、第2抵抗の両端子が、第1入力端子および第2入力端子にそれぞれ接続され、第3抵抗と第4抵抗との接続点が、入力コモン端子に接続されている。
【0007】
このようにすることで、定電圧発生回路に対して供給される電源電圧に変動があった場合、全差動型演算増幅器における入力コモン端子の電位は、電源電圧の変動に応じて変動する。一方、定電流源に流れる電流値は変動せず、一定であるので、第1入力端子および第2入力端子の電位は、電源電圧が変動しても変動せず、一定値を保つ。したがって、電源電圧の変動によってもたらされる入力コモン端子の電位の変動に対応して、第1出力端子および第2出力端子の電位が変動する。ゆえに、所定の差分を有する出力電圧を精度よく発生させることができる。
【0008】
また、本発明では、前記の定電圧発生回路において、第3抵抗が、第5抵抗および第6抵抗の直列接続で構成され、第4抵抗が、第7抵抗および第8抵抗の直列接続で構成され、第5抵抗と第6抵抗との接続点の電位を出力する第4出力端子と、第7抵抗と第8抵抗との接続点の電位を出力する第5出力端子とをさらに備えてもよい。
【0009】
このようにすることで、定電圧発生回路を特に1.5b構成のパイプラインA/D変換回路に適用する場合、2つのレファレンス電圧を供給することができる。
【0010】
また、本発明では、前記の定電圧発生回路において、第1出力端子に接続された第1コンデンサと、第2出力端子に接続された第2コンデンサと、入力コモン端子に接続された第3コンデンサとをさらに備えてもよい。
【0011】
このようにすることで、出力電圧波形の平滑化、および、安定化が図れる。
【0012】
また、本発明に係るA/D変換回路は、前記の定電圧発生回路と、この定電圧発生回路の第1出力端子および第2出力端子から出力される電圧が入力されるとともに、定電圧発生回路の入力コモン端子に与えられる基準電圧と同じ電圧が入力されるA/D変換ブロックとを備える。
【0013】
このようにすることで、供給される電源電圧に変動があった場合でも、変換誤差の小さいA/D変換回路を実現することができる。
【発明の効果】
【0014】
本発明によれば、電源電圧に変動があった場合でも、定電流源により、第1入力端子および第2入力端子の電位は変動せず、一定値を保つ。したがって、電源電圧の変動に伴う入力コモン端子の電位の変動に対応して、第1出力端子および第2出力端子の電位が変動する結果、所定の差分を有する出力電圧を精度よく発生させることができる。
【0015】
また、本発明によれば、供給される電源電圧に変動があった場合でも、変換誤差の小さいA/D変換回路を実現することができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施形態につき、図面を参照しながら説明する。なお、以下の説明においては、演算増幅器(operational amplifier)を「OPアンプ」と表記する。
【0017】
図1は、第1の実施形態に係る定電圧発生回路101の回路図である。全差動型OPアンプ50は、第1入力端子11、第2入力端子12、第1出力端子21、第2出力端子22および入力コモン端子13を備える。電源VDDに定電流源10が接続され、定電流源10に抵抗R2が直列接続され、抵抗R2に抵抗R3が直列接続され、抵抗R3の一端がグランドに接続されている。定電流源10と抵抗R2との接続点(その電位をV2とする)が、全差動型OPアンプ50の第1入力端子11に接続され、抵抗R2と抵抗R3との接続点(その電位をV1とする)が、第2入力端子12に接続されている。
【0018】
また、電源VDDとグランドとの間に、同じ抵抗値をもつ2つの抵抗R1,R1が直列接続されている。抵抗R1,R1の接続点(その電位をVGとする)は、全差動型OPアンプ50の入力コモン端子13に接続されている。
【0019】
ここで、抵抗R3は本発明における第1抵抗に相当し、抵抗R2は本発明における第2抵抗に相当し、抵抗R1,R1は本発明における第3抵抗および第4抵抗に相当している。
【0020】
この回路において、VGは電源電圧VDDの1/2の電位になる。一方、定電流源10には電源電圧VDDや温度が変動しても一定電流Iが流れるため、
V1=I×R3
V2=I×(R2+R3)
が成立し、V1およびV2は電源電圧VDDおよび温度が変動しても一定となる。したがって、このV1およびV2をコモンモードフィードバック機能を有する全差動型OPアンプ50に入力信号として与えると、第1出力端子21および第2出力端子22の電位差(V4−V3)は、電源電圧VDDおよび温度が変動しても一定となる。さらに、V3およびV4の平均電位が電源電圧VDDの1/2倍になる。すなわち、
(V4+V3)/2=VDD/2
である。これの詳細については後述する。
【0021】
図2は、本発明に係る定電圧発生回路におけるコモンモードフィードバック機能付き全差動型OPアンプの一般的な回路図である。この回路は、例えば、「CMOSアナログ回路入門」(谷口研二著、CQ出版株式会社、2005年、P218)に記載されている。全差動型OPアンプ部51に、Vin+およびVin−が入力され、2つの出力Vo+およびVo−の平均値が、CMFB(コモンモードフィードバック)信号発生部52における入力コモン端子の電位VCMと等しくなるように、CMFB信号発生部52から全差動型OPアンプ部51にフィードバックがかけられる。
【0022】
図3は、定電流源の動作を表す図である。図3(a)に示すように、電源電圧VDDに定電流源10が接続されている。なお、定電流源10に接続されている回路は省略している。この場合、図3(b)に示すように、電源電圧VDDが変動しても、定電流源10に流れる電流値I0は変動せず、一定である。
【0023】
図4は、定電流源と直列接続された抵抗回路とその電位を表す図である。図4(a)に示すように、電源電圧VDDに定電流源10が接続されており、さらに、抵抗R2およびR3が直列接続されている。この回路は、図1に示した回路の一部である。定電流源10、抵抗R2およびR3に流れる電流値I0は変動せず、一定である。定電流源10と抵抗R2との接続点の電位をV2、抵抗R2と抵抗R3との接続点の電位をV1とする。この場合、図4(b)に示すように、電源電圧VDDが変動しても、定電流源10に流れる電流値I0は変動せず、一定であるので、
V2=(R2+R3)×I0
V1=R3×I0
となり、V1およびV2は電源電圧VDDが変動しても変動せず、一定値を保つ。
【0024】
図5は、電源電圧が変化したときの抵抗回路とその電位を表す図である。図5(a)に示すように、電源VDDとグランドとの間に2つの抵抗R1,R1が直列接続されている。この回路は、図1に示した回路の一部である。抵抗R1,R1の接続点の電位をVGとすると、
VG=(R1/2R1)×VDD=VDD/2
となり、VGは電源電圧VDDの1/2の電位になる。したがって、図5(b)に示すように、VGは電源電圧VDDの変動に応じて変動する。
【0025】
図6は、定電圧発生回路101の動作を説明する図である。図6(a)に示すように、コモンモードフィードバック機能つき全差動型OPアンプ50の入力コモン端子13に、抵抗R1,R1の接続点の電位VGをコモンモード電圧VCMとして供給すると、入力信号V1およびV2は、VCMを基準電位にして出力される。VCMは電源電圧VDDに応じて変動するから、図6(b)に示すように、電源電圧VDDの変動によってもたらされるVCMの変動に対応して、出力端子21,22から出力される電圧V4およびV3は、同様に変動した波形になる。すなわち、全差動型OPアンプ50からは、V3およびV4の平均電位が常にVCMに等しくなるように、電圧V3,V4が出力される。
【0026】
図3〜図6に示した電源電圧VDDに対応する変動特性をもつ定電圧発生回路101は、例えばアナログ信号をデジタル信号に変換する場合に有用である。A/D変換回路において、仮にアナログ信号の最大振幅が2Vの場合、入力されたアナログ信号量が1V以上ならば最上位ビットは1と判定し、1V未満ならば0と判定する。このような判定をする回路は比較器と呼ばれるが、ここで比較の基準となる電圧1Vはデジタル(1/0)判定の基準となる。A/D変換誤差を生じないためには、電源電圧VDDが変動しても、この基準電圧値は変動してはならない。
【0027】
電源電圧VDDに依存しない一定電圧は、図4に示した定電流源10と抵抗R2およびR3との直列接続回路でも実現できる。もし、A/D変換回路の入力信号を差動信号として与えないのであれば、これで十分である。しかし、精度のよいA/D変換回路を実現するためには、A/D変換を行う入力信号を差動信号で与える必要がある。これによって入力信号はノイズの影響を受けにくくなる。
【0028】
差動信号の中点(2つの信号の出力振幅の平均値)は、仮想グランド(またはACグランド)と呼ばれる。図1で示したVGがこの仮想グランドに相当する。A/D変換の回路動作は仮想グランドを基準に行われる。従って、基準電位(図1ではコモンモード電圧VCM)はすべて仮想グランドを基準にして発生させるのが理想である。本発明は、仮想グランドを基準にして基準電圧を発生させる手段を提供する。
【0029】
図7は、増幅器の動作を示す概念図である。増幅器(アンプ)にアナログの微小信号が入力され、その増幅信号が出力される。ここで、仮想グランドVGは一般に電源電圧VDDの1/2近辺に設定される。その理由は、微小信号の増幅率をなるべく大きくとりたいからである。すなわち、アナログ回路では、微小なアナログ信号を増幅してノイズの影響を受けにくくした上で信号処理を行うが、アナログ増幅器の仮想グランドVGをVDD/2とすると、増幅信号の振幅は最大の電源電圧VDDまで大きくできる。また、一般に増幅器は電源電圧VDDの1/2近辺がもっとも直線性が高く、特性が良いのも大きな理由である。
【0030】
この場合、仮想グランドVGは電源電圧VDDの変動に応じて同じように変動し、基準電圧は仮想グランドVGに対して常に一定値になるようにするのが望ましい。図1の回路においては、電源電圧VDDの変動に応じて変動する仮想グランドVGを基準として、基準電圧であるコモンモード電圧VCMを生成することができる。
【0031】
図8は、第2の実施形態に係る定電圧発生回路102の回路図である。図1に示した第1の実施形態に係る定電圧発生回路101との相違点は、定電流源10が、電源電圧VDDと抵抗R2との間ではなく、抵抗R3とグランドの間に接続される点である。この回路においても、VG=VDD/2となるように、同じ抵抗値をもったR1,R1の接続点から仮想グランドVGを取り出しているが、2つの抵抗値を異なる値とし、それらの接続点にVDD/2以外の電位を発生させ、この電位を全差動型OPアンプ50の入力コモン端子13に仮想グランドVGとして与えてもよいことは言うまでもない。
【0032】
図9は、第3の実施形態に係る定電圧発生回路103の回路図である。全差動型OPアンプ50は、第1入力端子11、第2入力端子12、第1出力端子21、第2出力端子22および入力コモン端子13を備える。電源VDDに第1抵抗1が接続され、第1抵抗1に第2抵抗2が直列接続され、第2抵抗2に定電流源であるFET10のドレインが接続され、FET10のソースがグランドに接続されている。FET10のゲートの電位により、FET10のドレイン−ソース間を流れる電流が制御される。
【0033】
第1抵抗1と第2抵抗2との接続点が、全差動型OPアンプ50の第1入力端子11に接続され、第2抵抗2とFET10のドレインとの接続点が、第2入力端子12に接続される。
【0034】
また、電源VDDに第5抵抗5が接続され、第5抵抗5に第6抵抗6が直列接続され、第6抵抗6に第7抵抗7が直列接続され、第7抵抗7に第8抵抗8が直列接続され、第8抵抗8の一端はグランドに接続されている。なお、第5抵抗5および第6抵抗6は第3抵抗3を構成し、第7抵抗7および第8抵抗8は第4抵抗4を構成する。第3抵抗3と第4抵抗4との接続点、すなわち、第6抵抗6と第7抵抗7との接続点が、全差動型OPアンプ50の入力コモン端子13と第3出力端子23に接続されている。第3出力端子23の電位(=入力コモン端子13の電位)はVmidであり、これが前述の基準電圧となる。
【0035】
第5抵抗5と第6抵抗6との接続点の電位Vdp2は、第4出力端子24から出力される。第7抵抗7と第8抵抗8との接続点の電位Vdp1は、第5出力端子25から出力される。このようにすることで、定電圧発生回路103を特に1.5b構成のパイプラインA/D変換回路に適用する場合、これらの出力端子24,25から2つのレファレンス電圧を供給することができる。
【0036】
また、第1出力端子21に第1コンデンサ31が、第2出力端子22に第2コンデンサ32が、入力コモン端子13および第3出力端子23に第3コンデンサ33がそれぞれ接続され、各コンデンサの一端はグランドに接続されている。このようにすることで、出力電圧波形の平滑化、および、安定化が図れる。なお、第1出力端子21の電位はVtop、第2出力端子22の電位はVbotである。
【0037】
図10は、本発明に係るA/D変換回路の実施形態を示している。図8の定電圧発生回路102と、A/D変換ブロック61とを接続して、A/D変換回路が構成される。1.5b構成のA/D変換回路は、オフセット等、実際にICチップ化する際に生じるA/D変換誤差の問題を回避するために考案され、現在のパイプライン型A/D変換回路としては最もよく使われている。
【0038】
図10に示すように、A/D変換ブロック61の3つの入力端子のうち、上から2番目の仮想グランド端子に、定電圧発生回路102における全差動型OPアンプ50の入力コモン端子13の電位VCMが入力される。また、A/D変換ブロック61の残りの2つの入力端子に、全差動型OPアンプ50の第1出力端子21と第2出力端子22から出力される電圧が入力される。
【0039】
図11は、本発明に係るA/D変換回路の他の実施形態を示している。ここでは、図10の回路で示したA/D変換ブロック61におけるX2アンプの代わりに、全差動型OPアンプを使用したA/D変換ブロック62が、図8の定電圧発生回路102と接続されている。
【0040】
図11に示すように、A/D変換ブロック62の全差動型OPアンプにおける2つの入力端子にそれぞれ対応する、合計6つの入力端子のうち、上から2番目と5番目の仮想グランド端子に、定電圧発生回路102における全差動型OPアンプ50の入力コモン端子13の電位VCMが入力される。また、A/D変換ブロック62の残りの4つの入力端子に、全差動型OPアンプ50の第1出力端子21と第2出力端子22から出力される電圧が入力される。
【0041】
図10および図11に示した実施形態によれば、供給される電源電圧VDDに変動があった場合でも、変換誤差の小さいA/D変換回路を実現することができる。
【0042】
本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、上記実施形態では、定電流源として1つのFETを用いたが、複数のFETを用いてもよく、FET以外の他の素子を用いてもよい。また、図9において、定電流源(FET)10を第1抵抗1と第2抵抗2との間に直列接続する構成にしてもよい。さらに、全差動型OPアンプやA/D変換ブロック等について、上記実施形態以外の回路構成を採用してもよい。
【図面の簡単な説明】
【0043】
【図1】第1の実施形態に係る定電圧発生回路の回路図である。
【図2】コモンモードフィードバック機能付き全差動型OPアンプの回路図である。
【図3】定電流源の動作を表す図である。
【図4】定電流源と直列接続された抵抗回路とその電位を表す図である。
【図5】電源電圧が変化したときの抵抗回路とその電位を表す図である。
【図6】第1の実施形態に係る定電圧発生回路の動作を説明する図である。
【図7】増幅器の動作を示す概念図である。
【図8】第2の実施形態に係る定電圧発生回路の回路図である。
【図9】第3の実施形態に係る定電圧発生回路の回路図である。
【図10】A/D変換回路の実施形態を示す図である。
【図11】A/D変換回路の他の実施形態を示す図である。
【符号の説明】
【0044】
1〜8 抵抗
10 定電流源
11 第1入力端子
12 第2入力端子
13 入力コモン端子
21 第1出力端子
22 第2出力端子
23 第3出力端子
24 第4出力端子
25 第5出力端子
31〜33 コンデンサ
50 全差動型OPアンプ
61、62 A/D変換ブロック
101〜103 定電圧発生回路
【技術分野】
【0001】
本発明は、全差動型演算増幅器を使用した定電圧発生回路に関する。また、この定電圧発生回路を用いたA/D変換回路に関する。
【背景技術】
【0002】
一般に、アナログ電子回路において、電源電圧の変動や素子特性の温度変動などにより、出力電圧が影響を受け、誤差を生じる。例えばA/D変換回路においては、変換誤差を生じてしまう。したがって、電源電圧や素子特性の変動の影響を受けないアナログ電子回路が望まれており、そのための提案が従来よりなされている。
【0003】
例えば、特許文献1に記載のバイアス回路は、グランドと負電源間に直列に接続した3つの抵抗及びn型FETからなるバイアス発生部と、3つのn型FET及び2つの抵抗からなる差動対回路部とを有する。そして、これらバイアス発生部、差動対回路部の2つのn型FETを同一のバイアス電圧で制御することにより、素子の温度変動等をキャンセルし、出力振幅の変化を小さくしている。
【0004】
【特許文献1】特開平9−93053号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、定電圧発生回路に対して供給される電源電圧に変動があった場合でも、所定の差分を有する電圧を精度よく発生させる定電圧発生回路、および、その定電圧発生回路を備えたA/D変換回路を提供することを目的としている。
【課題を解決するための手段】
【0006】
本発明に係る定電圧発生回路は、第1入力端子、第2入力端子、第1出力端子、第2出力端子および入力コモン端子を備えた全差動型演算増幅器と、電源とグランドとの間に直列接続された第1抵抗、第2抵抗および定電流源と、電源とグランドとの間に直列接続された第3抵抗および第4抵抗とを備える。そして、第2抵抗の両端子が、第1入力端子および第2入力端子にそれぞれ接続され、第3抵抗と第4抵抗との接続点が、入力コモン端子に接続されている。
【0007】
このようにすることで、定電圧発生回路に対して供給される電源電圧に変動があった場合、全差動型演算増幅器における入力コモン端子の電位は、電源電圧の変動に応じて変動する。一方、定電流源に流れる電流値は変動せず、一定であるので、第1入力端子および第2入力端子の電位は、電源電圧が変動しても変動せず、一定値を保つ。したがって、電源電圧の変動によってもたらされる入力コモン端子の電位の変動に対応して、第1出力端子および第2出力端子の電位が変動する。ゆえに、所定の差分を有する出力電圧を精度よく発生させることができる。
【0008】
また、本発明では、前記の定電圧発生回路において、第3抵抗が、第5抵抗および第6抵抗の直列接続で構成され、第4抵抗が、第7抵抗および第8抵抗の直列接続で構成され、第5抵抗と第6抵抗との接続点の電位を出力する第4出力端子と、第7抵抗と第8抵抗との接続点の電位を出力する第5出力端子とをさらに備えてもよい。
【0009】
このようにすることで、定電圧発生回路を特に1.5b構成のパイプラインA/D変換回路に適用する場合、2つのレファレンス電圧を供給することができる。
【0010】
また、本発明では、前記の定電圧発生回路において、第1出力端子に接続された第1コンデンサと、第2出力端子に接続された第2コンデンサと、入力コモン端子に接続された第3コンデンサとをさらに備えてもよい。
【0011】
このようにすることで、出力電圧波形の平滑化、および、安定化が図れる。
【0012】
また、本発明に係るA/D変換回路は、前記の定電圧発生回路と、この定電圧発生回路の第1出力端子および第2出力端子から出力される電圧が入力されるとともに、定電圧発生回路の入力コモン端子に与えられる基準電圧と同じ電圧が入力されるA/D変換ブロックとを備える。
【0013】
このようにすることで、供給される電源電圧に変動があった場合でも、変換誤差の小さいA/D変換回路を実現することができる。
【発明の効果】
【0014】
本発明によれば、電源電圧に変動があった場合でも、定電流源により、第1入力端子および第2入力端子の電位は変動せず、一定値を保つ。したがって、電源電圧の変動に伴う入力コモン端子の電位の変動に対応して、第1出力端子および第2出力端子の電位が変動する結果、所定の差分を有する出力電圧を精度よく発生させることができる。
【0015】
また、本発明によれば、供給される電源電圧に変動があった場合でも、変換誤差の小さいA/D変換回路を実現することができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施形態につき、図面を参照しながら説明する。なお、以下の説明においては、演算増幅器(operational amplifier)を「OPアンプ」と表記する。
【0017】
図1は、第1の実施形態に係る定電圧発生回路101の回路図である。全差動型OPアンプ50は、第1入力端子11、第2入力端子12、第1出力端子21、第2出力端子22および入力コモン端子13を備える。電源VDDに定電流源10が接続され、定電流源10に抵抗R2が直列接続され、抵抗R2に抵抗R3が直列接続され、抵抗R3の一端がグランドに接続されている。定電流源10と抵抗R2との接続点(その電位をV2とする)が、全差動型OPアンプ50の第1入力端子11に接続され、抵抗R2と抵抗R3との接続点(その電位をV1とする)が、第2入力端子12に接続されている。
【0018】
また、電源VDDとグランドとの間に、同じ抵抗値をもつ2つの抵抗R1,R1が直列接続されている。抵抗R1,R1の接続点(その電位をVGとする)は、全差動型OPアンプ50の入力コモン端子13に接続されている。
【0019】
ここで、抵抗R3は本発明における第1抵抗に相当し、抵抗R2は本発明における第2抵抗に相当し、抵抗R1,R1は本発明における第3抵抗および第4抵抗に相当している。
【0020】
この回路において、VGは電源電圧VDDの1/2の電位になる。一方、定電流源10には電源電圧VDDや温度が変動しても一定電流Iが流れるため、
V1=I×R3
V2=I×(R2+R3)
が成立し、V1およびV2は電源電圧VDDおよび温度が変動しても一定となる。したがって、このV1およびV2をコモンモードフィードバック機能を有する全差動型OPアンプ50に入力信号として与えると、第1出力端子21および第2出力端子22の電位差(V4−V3)は、電源電圧VDDおよび温度が変動しても一定となる。さらに、V3およびV4の平均電位が電源電圧VDDの1/2倍になる。すなわち、
(V4+V3)/2=VDD/2
である。これの詳細については後述する。
【0021】
図2は、本発明に係る定電圧発生回路におけるコモンモードフィードバック機能付き全差動型OPアンプの一般的な回路図である。この回路は、例えば、「CMOSアナログ回路入門」(谷口研二著、CQ出版株式会社、2005年、P218)に記載されている。全差動型OPアンプ部51に、Vin+およびVin−が入力され、2つの出力Vo+およびVo−の平均値が、CMFB(コモンモードフィードバック)信号発生部52における入力コモン端子の電位VCMと等しくなるように、CMFB信号発生部52から全差動型OPアンプ部51にフィードバックがかけられる。
【0022】
図3は、定電流源の動作を表す図である。図3(a)に示すように、電源電圧VDDに定電流源10が接続されている。なお、定電流源10に接続されている回路は省略している。この場合、図3(b)に示すように、電源電圧VDDが変動しても、定電流源10に流れる電流値I0は変動せず、一定である。
【0023】
図4は、定電流源と直列接続された抵抗回路とその電位を表す図である。図4(a)に示すように、電源電圧VDDに定電流源10が接続されており、さらに、抵抗R2およびR3が直列接続されている。この回路は、図1に示した回路の一部である。定電流源10、抵抗R2およびR3に流れる電流値I0は変動せず、一定である。定電流源10と抵抗R2との接続点の電位をV2、抵抗R2と抵抗R3との接続点の電位をV1とする。この場合、図4(b)に示すように、電源電圧VDDが変動しても、定電流源10に流れる電流値I0は変動せず、一定であるので、
V2=(R2+R3)×I0
V1=R3×I0
となり、V1およびV2は電源電圧VDDが変動しても変動せず、一定値を保つ。
【0024】
図5は、電源電圧が変化したときの抵抗回路とその電位を表す図である。図5(a)に示すように、電源VDDとグランドとの間に2つの抵抗R1,R1が直列接続されている。この回路は、図1に示した回路の一部である。抵抗R1,R1の接続点の電位をVGとすると、
VG=(R1/2R1)×VDD=VDD/2
となり、VGは電源電圧VDDの1/2の電位になる。したがって、図5(b)に示すように、VGは電源電圧VDDの変動に応じて変動する。
【0025】
図6は、定電圧発生回路101の動作を説明する図である。図6(a)に示すように、コモンモードフィードバック機能つき全差動型OPアンプ50の入力コモン端子13に、抵抗R1,R1の接続点の電位VGをコモンモード電圧VCMとして供給すると、入力信号V1およびV2は、VCMを基準電位にして出力される。VCMは電源電圧VDDに応じて変動するから、図6(b)に示すように、電源電圧VDDの変動によってもたらされるVCMの変動に対応して、出力端子21,22から出力される電圧V4およびV3は、同様に変動した波形になる。すなわち、全差動型OPアンプ50からは、V3およびV4の平均電位が常にVCMに等しくなるように、電圧V3,V4が出力される。
【0026】
図3〜図6に示した電源電圧VDDに対応する変動特性をもつ定電圧発生回路101は、例えばアナログ信号をデジタル信号に変換する場合に有用である。A/D変換回路において、仮にアナログ信号の最大振幅が2Vの場合、入力されたアナログ信号量が1V以上ならば最上位ビットは1と判定し、1V未満ならば0と判定する。このような判定をする回路は比較器と呼ばれるが、ここで比較の基準となる電圧1Vはデジタル(1/0)判定の基準となる。A/D変換誤差を生じないためには、電源電圧VDDが変動しても、この基準電圧値は変動してはならない。
【0027】
電源電圧VDDに依存しない一定電圧は、図4に示した定電流源10と抵抗R2およびR3との直列接続回路でも実現できる。もし、A/D変換回路の入力信号を差動信号として与えないのであれば、これで十分である。しかし、精度のよいA/D変換回路を実現するためには、A/D変換を行う入力信号を差動信号で与える必要がある。これによって入力信号はノイズの影響を受けにくくなる。
【0028】
差動信号の中点(2つの信号の出力振幅の平均値)は、仮想グランド(またはACグランド)と呼ばれる。図1で示したVGがこの仮想グランドに相当する。A/D変換の回路動作は仮想グランドを基準に行われる。従って、基準電位(図1ではコモンモード電圧VCM)はすべて仮想グランドを基準にして発生させるのが理想である。本発明は、仮想グランドを基準にして基準電圧を発生させる手段を提供する。
【0029】
図7は、増幅器の動作を示す概念図である。増幅器(アンプ)にアナログの微小信号が入力され、その増幅信号が出力される。ここで、仮想グランドVGは一般に電源電圧VDDの1/2近辺に設定される。その理由は、微小信号の増幅率をなるべく大きくとりたいからである。すなわち、アナログ回路では、微小なアナログ信号を増幅してノイズの影響を受けにくくした上で信号処理を行うが、アナログ増幅器の仮想グランドVGをVDD/2とすると、増幅信号の振幅は最大の電源電圧VDDまで大きくできる。また、一般に増幅器は電源電圧VDDの1/2近辺がもっとも直線性が高く、特性が良いのも大きな理由である。
【0030】
この場合、仮想グランドVGは電源電圧VDDの変動に応じて同じように変動し、基準電圧は仮想グランドVGに対して常に一定値になるようにするのが望ましい。図1の回路においては、電源電圧VDDの変動に応じて変動する仮想グランドVGを基準として、基準電圧であるコモンモード電圧VCMを生成することができる。
【0031】
図8は、第2の実施形態に係る定電圧発生回路102の回路図である。図1に示した第1の実施形態に係る定電圧発生回路101との相違点は、定電流源10が、電源電圧VDDと抵抗R2との間ではなく、抵抗R3とグランドの間に接続される点である。この回路においても、VG=VDD/2となるように、同じ抵抗値をもったR1,R1の接続点から仮想グランドVGを取り出しているが、2つの抵抗値を異なる値とし、それらの接続点にVDD/2以外の電位を発生させ、この電位を全差動型OPアンプ50の入力コモン端子13に仮想グランドVGとして与えてもよいことは言うまでもない。
【0032】
図9は、第3の実施形態に係る定電圧発生回路103の回路図である。全差動型OPアンプ50は、第1入力端子11、第2入力端子12、第1出力端子21、第2出力端子22および入力コモン端子13を備える。電源VDDに第1抵抗1が接続され、第1抵抗1に第2抵抗2が直列接続され、第2抵抗2に定電流源であるFET10のドレインが接続され、FET10のソースがグランドに接続されている。FET10のゲートの電位により、FET10のドレイン−ソース間を流れる電流が制御される。
【0033】
第1抵抗1と第2抵抗2との接続点が、全差動型OPアンプ50の第1入力端子11に接続され、第2抵抗2とFET10のドレインとの接続点が、第2入力端子12に接続される。
【0034】
また、電源VDDに第5抵抗5が接続され、第5抵抗5に第6抵抗6が直列接続され、第6抵抗6に第7抵抗7が直列接続され、第7抵抗7に第8抵抗8が直列接続され、第8抵抗8の一端はグランドに接続されている。なお、第5抵抗5および第6抵抗6は第3抵抗3を構成し、第7抵抗7および第8抵抗8は第4抵抗4を構成する。第3抵抗3と第4抵抗4との接続点、すなわち、第6抵抗6と第7抵抗7との接続点が、全差動型OPアンプ50の入力コモン端子13と第3出力端子23に接続されている。第3出力端子23の電位(=入力コモン端子13の電位)はVmidであり、これが前述の基準電圧となる。
【0035】
第5抵抗5と第6抵抗6との接続点の電位Vdp2は、第4出力端子24から出力される。第7抵抗7と第8抵抗8との接続点の電位Vdp1は、第5出力端子25から出力される。このようにすることで、定電圧発生回路103を特に1.5b構成のパイプラインA/D変換回路に適用する場合、これらの出力端子24,25から2つのレファレンス電圧を供給することができる。
【0036】
また、第1出力端子21に第1コンデンサ31が、第2出力端子22に第2コンデンサ32が、入力コモン端子13および第3出力端子23に第3コンデンサ33がそれぞれ接続され、各コンデンサの一端はグランドに接続されている。このようにすることで、出力電圧波形の平滑化、および、安定化が図れる。なお、第1出力端子21の電位はVtop、第2出力端子22の電位はVbotである。
【0037】
図10は、本発明に係るA/D変換回路の実施形態を示している。図8の定電圧発生回路102と、A/D変換ブロック61とを接続して、A/D変換回路が構成される。1.5b構成のA/D変換回路は、オフセット等、実際にICチップ化する際に生じるA/D変換誤差の問題を回避するために考案され、現在のパイプライン型A/D変換回路としては最もよく使われている。
【0038】
図10に示すように、A/D変換ブロック61の3つの入力端子のうち、上から2番目の仮想グランド端子に、定電圧発生回路102における全差動型OPアンプ50の入力コモン端子13の電位VCMが入力される。また、A/D変換ブロック61の残りの2つの入力端子に、全差動型OPアンプ50の第1出力端子21と第2出力端子22から出力される電圧が入力される。
【0039】
図11は、本発明に係るA/D変換回路の他の実施形態を示している。ここでは、図10の回路で示したA/D変換ブロック61におけるX2アンプの代わりに、全差動型OPアンプを使用したA/D変換ブロック62が、図8の定電圧発生回路102と接続されている。
【0040】
図11に示すように、A/D変換ブロック62の全差動型OPアンプにおける2つの入力端子にそれぞれ対応する、合計6つの入力端子のうち、上から2番目と5番目の仮想グランド端子に、定電圧発生回路102における全差動型OPアンプ50の入力コモン端子13の電位VCMが入力される。また、A/D変換ブロック62の残りの4つの入力端子に、全差動型OPアンプ50の第1出力端子21と第2出力端子22から出力される電圧が入力される。
【0041】
図10および図11に示した実施形態によれば、供給される電源電圧VDDに変動があった場合でも、変換誤差の小さいA/D変換回路を実現することができる。
【0042】
本発明では、以上述べた以外にも種々の実施形態を採用することができる。例えば、上記実施形態では、定電流源として1つのFETを用いたが、複数のFETを用いてもよく、FET以外の他の素子を用いてもよい。また、図9において、定電流源(FET)10を第1抵抗1と第2抵抗2との間に直列接続する構成にしてもよい。さらに、全差動型OPアンプやA/D変換ブロック等について、上記実施形態以外の回路構成を採用してもよい。
【図面の簡単な説明】
【0043】
【図1】第1の実施形態に係る定電圧発生回路の回路図である。
【図2】コモンモードフィードバック機能付き全差動型OPアンプの回路図である。
【図3】定電流源の動作を表す図である。
【図4】定電流源と直列接続された抵抗回路とその電位を表す図である。
【図5】電源電圧が変化したときの抵抗回路とその電位を表す図である。
【図6】第1の実施形態に係る定電圧発生回路の動作を説明する図である。
【図7】増幅器の動作を示す概念図である。
【図8】第2の実施形態に係る定電圧発生回路の回路図である。
【図9】第3の実施形態に係る定電圧発生回路の回路図である。
【図10】A/D変換回路の実施形態を示す図である。
【図11】A/D変換回路の他の実施形態を示す図である。
【符号の説明】
【0044】
1〜8 抵抗
10 定電流源
11 第1入力端子
12 第2入力端子
13 入力コモン端子
21 第1出力端子
22 第2出力端子
23 第3出力端子
24 第4出力端子
25 第5出力端子
31〜33 コンデンサ
50 全差動型OPアンプ
61、62 A/D変換ブロック
101〜103 定電圧発生回路
【特許請求の範囲】
【請求項1】
第1入力端子、第2入力端子、第1出力端子、第2出力端子および入力コモン端子を備えた全差動型演算増幅器と、
電源とグランドとの間に直列接続された第1抵抗、第2抵抗および定電流源と、
電源とグランドとの間に直列接続された第3抵抗および第4抵抗と、を備え、
前記第2抵抗の両端子が、前記第1入力端子および前記第2入力端子にそれぞれ接続され、
前記第3抵抗と前記第4抵抗との接続点が、前記入力コモン端子に接続されていることを特徴とする定電圧発生回路。
【請求項2】
請求項1に記載の定電圧発生回路において、
前記第3抵抗が、第5抵抗および第6抵抗の直列接続で構成され、
前記第4抵抗が、第7抵抗および第8抵抗の直列接続で構成され、
前記第5抵抗と前記第6抵抗との接続点の電位を出力する第4出力端子と、
前記第7抵抗と前記第8抵抗との接続点の電位を出力する第5出力端子と、をさらに備えることを特徴とする定電圧発生回路。
【請求項3】
請求項1または請求項2に記載の定電圧発生回路において、
前記第1出力端子に接続された第1コンデンサと、
前記第2出力端子に接続された第2コンデンサと、
前記入力コモン端子に接続された第3コンデンサと、をさらに備えることを特徴とする定電圧発生回路。
【請求項4】
請求項1ないし請求項3のいずれかに記載の定電圧発生回路と、
前記定電圧発生回路の第1出力端子および第2出力端子から出力される電圧が入力されるとともに、前記定電圧発生回路の入力コモン端子に与えられる基準電圧と同じ電圧が入力されるA/D変換ブロックと、
を備えることを特徴とするA/D変換回路。
【請求項1】
第1入力端子、第2入力端子、第1出力端子、第2出力端子および入力コモン端子を備えた全差動型演算増幅器と、
電源とグランドとの間に直列接続された第1抵抗、第2抵抗および定電流源と、
電源とグランドとの間に直列接続された第3抵抗および第4抵抗と、を備え、
前記第2抵抗の両端子が、前記第1入力端子および前記第2入力端子にそれぞれ接続され、
前記第3抵抗と前記第4抵抗との接続点が、前記入力コモン端子に接続されていることを特徴とする定電圧発生回路。
【請求項2】
請求項1に記載の定電圧発生回路において、
前記第3抵抗が、第5抵抗および第6抵抗の直列接続で構成され、
前記第4抵抗が、第7抵抗および第8抵抗の直列接続で構成され、
前記第5抵抗と前記第6抵抗との接続点の電位を出力する第4出力端子と、
前記第7抵抗と前記第8抵抗との接続点の電位を出力する第5出力端子と、をさらに備えることを特徴とする定電圧発生回路。
【請求項3】
請求項1または請求項2に記載の定電圧発生回路において、
前記第1出力端子に接続された第1コンデンサと、
前記第2出力端子に接続された第2コンデンサと、
前記入力コモン端子に接続された第3コンデンサと、をさらに備えることを特徴とする定電圧発生回路。
【請求項4】
請求項1ないし請求項3のいずれかに記載の定電圧発生回路と、
前記定電圧発生回路の第1出力端子および第2出力端子から出力される電圧が入力されるとともに、前記定電圧発生回路の入力コモン端子に与えられる基準電圧と同じ電圧が入力されるA/D変換ブロックと、
を備えることを特徴とするA/D変換回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−253312(P2009−253312A)
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願番号】特願2008−94653(P2008−94653)
【出願日】平成20年4月1日(2008.4.1)
【出願人】(000002945)オムロン株式会社 (3,542)
【Fターム(参考)】
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願日】平成20年4月1日(2008.4.1)
【出願人】(000002945)オムロン株式会社 (3,542)
【Fターム(参考)】
[ Back to top ]