【課題】 サイズが大きくなるのを可及的に防止することのできる高周波回路モジュールおよび高周波電力増幅器モジュールを提供する。
【解決手段】 受動回路素子および発熱量の少ない能動素子が搭載された半導体チップ４を、表面に配線６が形成された多層配線基板２の配線の前記配線上に実装した。 （もっと読む）

【課題】低電圧で高速高精度な動作を行なうことができるＭＯＳ型トランジスタを備える半導体装置を提供する。
【解決手段】本発明の半導体装置は、ゲート入力部１２およびボディ入力部１４を有する少なくとも１つのＭＯＳ型トランジスタ１０と、ゲート入力部１２に第１制御信号（ゲート電圧Ｖ_g（ｔ））を送出する第１出力部２２、およびボディ入力部１４に第２制御信号（ボディ電圧Ｖ_b（ｔ））を送出する第２出力部２４を有する制御回路２０とを備える。制御回路２０は、ゲート電圧Ｖ_g（ｔ）の印加によってＭＯＳ型トランジスタ１０をＯＮ状態にした後、ＭＯＳ型トランジスタ１０がＯＮ状態にある間にＭＯＳ型トランジスタ１０の閾値を上昇させるように、ボディ電圧Ｖ_b（ｔ）のレベルを変化させる。 （もっと読む）

【課題】駆動電流の設定精度を向上することができる電流駆動回路を提供する。
【解決手段】バイアス電圧発生回路１のトランジスタ１−１〜１−ｎと、出力回路２−１〜２−１６０のトランジスタ３−１〜３−８とが、半導体基板上の共通の領域内に分散して形成される。これにより、並列接続されたトランジスタ１−１〜１−ｎによって構成される合成トランジスタのしきい電圧が、出力回路２−１〜２−１６０のトランジスタ３−１〜３−８のしきい電圧を平均化したものに近似する。その結果、この合成トランジスタと出力回路２−１〜２−１６０のトランジスタ３−１〜３−８との間におけるしきい電圧の誤差が、出力回路２−１〜２−１６０のトランジスタ３−１〜３−８におけるしきい電圧のばらつき幅に対して約半分になる。すなわち、カレントミラー回路を構成するトランジスタのしきい電圧の誤差が小さくなる。 （もっと読む）

少なくとも１つのフローティング・ゲート及びアナログ・フィードバック回路を含む読出しモードにおけるフローティング・ゲート回路が開示される。フィードバック回路は、少なくとも１つのフローティング・ゲートを設定するのに用いられる入力設定電圧の関数である基準電圧が生成されるように、フローティング・ゲート回路が読出しモードの間に定常状態条件に達するようにする。好適な実施の形態において、生成された基準電圧は入力設定電圧にほぼ等しい。
（もっと読む）

【課題】 ラッチアップ現象を防止できる半導体メモリ素子の内部電圧生成装置を提供すること。
【解決手段】 レベル感知部２０、周期信号生成部２２及びチャージポンピング部２４から構成され、内部電圧ＶＢＢ及び基準電圧ＶＢＢ＿ＲＥＦの大小を比較した結果に応じて、電源電圧ＶＳＳをチャージポンピングして内部電圧ＶＢＢを生成する内部電圧生成部と、初期レベル感知部５００及び初期ドライバー４０’から構成され、内部電圧ＶＢＢ及び電源電圧ＶＳＳの大小を比較した結果に応じて、電源電圧ＶＳＳを内部電圧ＶＢＢとして出力する初期内部電圧生成部とを備える。 （もっと読む）

スイッチモード電力増幅器が、１．０ＧＨｚを上回る入力信号に応答するトランジスタを含み、そして、そのトランジスタは、アースに結合された１つの端子と、伝導的に電源に結合された別の端子とを含む。共振回路が、第２の端子を出力に結合し、負荷抵抗を出力とアースとに結合する。トランジスタがオンにされている時、第２の端子はアースに結合され、トランジスタがオフにされている時、電源から第２の端子への電流が、トランジスタの内部キャパシタンスへと流され、第２端子上の電圧を最大値へと上昇させ、次いで、下降させ、第２端子での電圧は、共振回路を通じて出力端子に結合する。好適実施形態において、トランジスタは、第１の端子が電源端子であり、第２の端子がドレイン端子であるような化合物半導体電界効果型トランジスタを含む。電界効果型トランジスタは、できれば、化合物高電子移動度トランジスタ（ＨＥＭＴ）もしくは化合物ＭＥＳＦＥＴであることが望ましいが、別の実施形態において、トランジスタは、化合物ＬＤＭＯＳ、化合物バイポーラ・トランジスタ、または化合物ＭＯＳＦＥＴであってもよい。
（もっと読む）

【課題】 低電圧動作が可能である差動増幅回路を提供すること。
【解決手段】 そのソースＳＯ１に第１の電源電圧ＶＤＤが供給され、そのゲートＧＡ１に第１の信号Ｓ１が入力され、そのドレインＤＲ１が出力ノードＮＤ１に接続され、ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｉｎｓｕｌａｔｏｒ）構造で形成された第１導電型の第１のトランジスタＴＲ１と、そのソースＳＯ２に第２の電源電圧ＶＳＳが供給され、そのゲートＧＡ２に第１の信号Ｓ１とは位相が異なる第２の信号Ｓ２が入力され、そのドレインＤＲ２が出力ノードＮＤ１に接続され、ＳＯＩ構造で形成された第２導電型の第２のトランジスタＴＲ２と、を含み、第１、第２のトランジスタＴＲ１、ＴＲ２の下層に形成されたＢＯＸ（Ｂｕｒｉｅｄ−ＯＸｉｄｅ−ｌａｙｅｒ）層ＢＯＸの下層の基板ＳＵＢに対して負又は正の基板電圧が印加されることで、出力ノードＮＤ１に第１、第２の信号Ｓ１、Ｓ２の差動増幅信号を出力する。 （もっと読む）

【課題】 電力増幅回路およびローパスフィルタ回路を有する電子装置の小型化および高性能化を図る。
【解決手段】 配線基板３上に半導体チップ２、受動部品４、集積受動部品５および空芯コイル６を実装し、封止樹脂７で封止して、ＲＦパワーモジュール１が形成されている。集積受動部品５と空芯コイル６により、ＲＦパワーモジュール１のローパスフィルタ回路が形成される。ローパスフィルタ回路を構成する容量素子は集積受動部品５内に形成され、ローパスフィルタ回路の並列共振回路を構成するインダクタ素子は空芯コイル６により形成され、ローパスフィルタ回路の直列共振回路を構成するインダクタ素子は、集積受動部品５内の配線のスパイラルパターンにより形成されている。 （もっと読む）

【課題】 ＧａＮ系半導体素子を用いた増幅回路に生じる位相歪を補償することができる増幅回路を提供する。
【解決手段】 能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有するアンプ２と、アンプ２に接続され、減衰性を備え、負の位相歪を有する位相補償回路３とを有する構成としている。能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子でアンプを構成した場合に、負の位相歪を有する位相補償回路３をアンプ２に接続することで、アンプで生じる位相歪を補償することができる。 （もっと読む）

【課題】入力信号の電圧振幅が小さい場合にも十分な振幅変換能力を有し、低消費電力でありかつ高速動作が可能なレベルシフト回路を提供する。
【解決手段】レベルシフト回路を構成するＮチャネルＭＯＳトランジスタＴＮ‐Ａ、ＴＮ‐ＢおよびＰチャネルＭＯＳトランジスタＴＰ‐Ａ、ＴＰ‐Ｂにおいて、ＴＰ‐Ａ、ＴＰ‐Ｂのドレインにカレントミラー回路を構成するＰチャネルＭＯＳトランジスタＴＰ‐ＣおよびＴＰ‐Ｄを構成する。これにより、ＶＤＤＨからＶＳＳへの貫通電流を防止し、高速動作が可能なレベルシフト回路を提供できる。 （もっと読む）

【課題】 フォトダイオードの面積が縮小し光電流が微弱となっても安定して電圧信号を得ることが可能な光電流処理回路、及び該光電流処理回路に用いる電流増幅回路を提供する。
【解決手段】 フォトダイオード402 と、反転入力端子に前記フォトダイオードの一方の端子が接続された演算増幅器104 と、べース端子が前記反転入力端子に接続され、コレクタ端子が電源に接続されたバイポーラトランジスタ106 と、ゲート端子が前記演算増幅器の出力端子に、ソース端子が前記バイポーラトランジスタのエミッタ端子に、それぞれ接続されたＭＯＳトランジスタ107 と、前記演算増幅器の非反転入力端子に接続された定電圧源103 とからなる電流増幅回路403 と、該電流増幅回路の前記ＭＯＳトランジスタのドレインに接続され、ドレインからの電流を電圧に変換する電流電圧変換器404 とで光電流処理回路を構成する。 （もっと読む）

【課題】電荷−電圧変換係数の率依存変化を補正するドリフトタイプ放射線検出器を提供する。
【解決手段】ドリフトタイプ放射線検出器(３０１)の電荷−電圧変換係数の率依存変化を補正するために、前記ドリフトタイプ放射線検出器に作用する瞬時光子衝突率の変化を検出する。前記ドリフトタイプ放射線検出器(３０１)の集積アンプ(３０２)を通って流れるドレイン電流は、前記瞬時光子衝突率で検出された変化に比例する量で変更される(９０２、９０３)。 （もっと読む）

【課題】増幅器としての高周波特性を損ねることなく、バイポーラトランジスタの過電流による熱的な粗密を緩和することができ、半導体素子の破壊を小規模な回路構成で防ぐことができる半導体装置を提供する。
【解決手段】複数のＨＢＴを並列接続した高出力トランジスタの各ベースごとにバイアス電流の印加を制御し、また、エミッタ数が、ベースの数ｎに対して２の（ｎ−１）乗倍で増大するマルチエミッタ素子を使うことにより、２進数により表せる値で各ベースごとのバイアス電流の印加を制御し、また、非常に大きな構造を有する方向性結合器の代わりに、高出力トランジスタのエミッタをマルチエミッタ構造にし、そのエミッタの一つの電流をモニタする。 （もっと読む）

【課題】 コンデンサの占有面積を縮小することができる位相補償回路を提供する。
【解決手段】 エラーアンプ１の出力側に接続する抵抗R1、コンデンサＣ及び容量増幅回路として機能するコンダクタンスアンプ１８を有する位相補償回路であって、容量を前記コンダクタンスアンプ１８により増幅して用いることでコンデンサＣの容量を小さい容量としても全体として本来必要とされる容量を確保するようにした。 （もっと読む）

低損失を有する一体化された可変容量は、スイッチト・キャパシタ（２〜８）のアレイ（１）を含む。準連続的に可変のキャパシタを形成するためにスイッチト・キャパシタ（２〜８）のアレイ（１）を使用する時に、アレイ（１）へのディジタル制御信号の関数としての容量の連続性は、いくつかの応用例について望ましくないことがある、容量の関数としてのアレイ（１）の直列抵抗の全体的挙動になる。したがって、容量から比較的独立の直列抵抗をセットすることを可能にするスイッチト・アレイ（１）のトポロジが、提案される。このアレイ（１）は、同調可能ＬＣフィルタ内に、またＴＶ同調器内に、完全にまたは部分的に一体化されても良い。
（もっと読む）

【課題】半導体素子の小型化により、高周波電力増幅装置の小型化を図る。
【解決手段】半導体基板と、前記半導体基板に形成されるトランジスタを有し、前記半導体基板の主面に前記トランジスタの外部電極端子を構成する制御電極端子及び出力信号を送出する第１の電極端子が設けられ、前記制御電極端子は１乃至複数設けられるとともに、前記１乃至複数の制御電極端子を挟んで、一側には複数の前記第１の電極端子が配列され、他側には複数の前記第１の電極端子が配列され、前記１乃至複数の制御電極端子と前記制御電極端子の一側の複数の前記第１の電極端子を含む部分によって第１のトランジスタ部分を構成し、前記１乃至複数の制御電極端子と前記制御電極端子の他側の複数の前記第１の電極端子を含む部分によって第２のトランジスタ部分を構成している。半導体素子は四角形である。 （もっと読む）

【課題】 アクティブフィードバック回路のピーキング強度を外部から調整することができる増幅回路を得る。
【解決手段】 第１の差動増幅回路と、第１の差動増幅回路の出力信号を増幅する第２の差動増幅回路と、第２の差動増幅回路の出力信号をフィードバックして第１の差動増幅回路の出力信号を波形整形するアクティブフィードバック回路とを有し、アクティブフィードバック回路は、コレクタ又はドレインがそれぞれ第１の差動増幅回路の２つの出力ノードに接続され、ベース又はゲートがそれぞれ第２の差動増幅回路の２つの出力ノードに接続され、エミッタ又はソースが共通接続された第１及び第２のトランジスタと、一端が第１及び第２のトランジスタのエミッタ又はソースに接続され、他端が低電位側電源に接続された、電流値を外部から調整することができる第１の電流源とを有する。 （もっと読む）

【課題】従来は高誘電率基板またはMOS-Cで整合を取っていたが、高誘電率基板やMOS-Cは回路損失が大きい。また、部品点数が多く、ダイボンディングやワイヤボンディングの組立工程が多い。さらに、各素子間を金ワイヤによってワイヤボンディングするためワイヤ長がばらつき、整合回路内蔵高出力半導体トランジスタの特性がばらつく問題があった。
【解決手段】本発明は、半導体トランジスタ素子が接合され、整合回路が備えられた多層基板の、ＲＦ信号入力端子と半導体トランジスタ素子の入力電極の間、または半導体トランジスタ素子の出力電極とＲＦ信号出力端子の間に半導体トランジスタの整合素子として多層キャパシタを備え、この多層キャパシタの入出力端子の少なくとも一方が多層基板の中層に設けられているものである。 （もっと読む）

バンドギャップ電圧基準回路および温度センサにおいて使用するためのバイアス回路は、一対のトランジスタ（Ｑ_１，Ｑ_２）を備え、そのうちの第１のトランジスタ（Ｑ_１）がエミッタ電流Ｉ_ｂｉａｓでバイアスされるようになっており、第２のトランジスタ（Ｑ_２）がｍ・Ｉ_ｂｉａｓのエミッタ電流でバイアスされるようになっている。回路は、トランジスタのベース−エミッタ電圧間の差が、値Ｒ_ｂｉａｓを有し且つ使用時にＩ_ｂｉａｓと等しいバイアス電流を伝える第１の抵抗手段の両端間で部分的に形成されるとともに、Ｒ_ｂｉａｓ／ｍにほぼ等しい値を有し且つ使用時に前記第２のトランジスタのベース電流と等しい電流を伝える第２の抵抗手段の両端間で部分的に形成されるようになっている。これにより、使用時、基板バイポーラトランジスタをそのエミッタを介してバイアスするために使用される時に実質的にＰＴＡＴであるコレクタ電流と基板バイポーラトランジスタの順方向電流利得に実質的に依存しないベース−エミッタ電圧とを生成するバイアス電流Ｉ_ｂｉａｓが得られる。
（もっと読む）

【課題】従来のブロックの周囲全体をグランドで囲むレイアウトとすると、インダクタを内蔵するブロックがある場合に磁界の変動によりグランド配線に渦電流が生じ、ノイズあるいは、外乱として回路ブロックの特性劣化、また、他ブロックと信号配線を接続する場合にグランド配線と交差するため、信号配線とグランド間との寄生容量が大きくなり、信号レベルが低下するという課題を有していた。
【解決手段】アンプの初段と２段目の入出力配線の下部をトレンチで埋め基板との寄生容量を抑えかつ、回路ブロックを囲むグランド配線がループしないような構成とすることにより、出力信号レベルの劣化が抑えられ、かつグランド配線の渦電流が抑えられる高出力アンプを得る。 （もっと読む）