【課題】高温通電時にはバイアスジャンプを回避し、実運用時には外部電源を製品によらず共通化し、かつ端子数を削減する。
【解決手段】半導体装置２４と、入力整合回路１７と、出力整合回路１８と、運用時用ゲートバイアス回路７０と、運用時用ゲートバイアス回路７０に接続された運用時用ゲートバイアス端子４１ａと、入力整合回路１７に接続された高周波入力端子兼高温動作時用ゲートバイアス端子２１ａと、出力整合回路１８に接続されたドレインバイアス回路８０と、ドレインバイアス回路８０に接続されたドレインバイアス端子４１ｂと、出力整合回路１８に接続された高周波出力端子２１ｂとを備え、１つのパッケージに収納された高周波モジュール１およびその動作方法。 （もっと読む）

【課題】高い入力電力耐性と、低い雑音指数の両者を達成する低雑音増幅器を提供すること。
【解決手段】低雑音増幅器は、第一のIII族窒化物系トランジスタと、第一のIII族窒化物系トランジスタに結合された第二のIII族窒化物系トランジスタとを含んでいる。第一のIII族窒化物系トランジスタは、入力信号に対する第一増幅段を提供するように構成され、第二のIII族窒化物系トランジスタは、入力信号に対する第二増幅段を提供するように構成される。 （もっと読む）

【課題】低電圧でも動作し、ドレイン電圧の変化を反映させた電流を制御できるバイアス回路を提供する。
【解決手段】オペアンプＢＩＡＳの出力をゲート端子に入力するＦＥＴＭ３のドレイン端子電流をオペアンプＢＩＡＳの入力端子に帰還する第１のカレントミラー回路ＣＭ１と第２のカレントミラー回路ＣＭ２を並列に接続する。第１のカレントミラー回路ＣＭ１には可変電圧を接続し、第２のカレントミラー回路ＣＭ２には固定電圧を接続する。可変電圧の値が、第１のカレントミラー回路ＣＭ１を構成するＦＥＴの閾値電圧以下となっても、第２のカレントミラー回路ＣＭ２により確実にオペアンプＢＩＡＳの入力端子に電流を帰還する。 （もっと読む）

【課題】 入力電圧レベルに関わらず、ソースフォロアトランジスタの閾値電圧を一定に保つことができるソースフォロア増幅器を提供すること。
【解決手段】 入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間を、入力電位に関わらず、非零の一定電圧に保つ手段を有するソースフォロア増幅器において、上記手段は、入力ＭＯＳＦＥＴの出力ノードと第１の参照電圧源との間に設けられた第１のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと第２の参照電圧源との間に設けられた第２のスイッチ素子と、該入力ＭＯＳＦＥＴの基板ノードと出力ノードとの間に設けられた容量素子であって、入力ＭＯＳＦＥＴの動作時間の内の、校正時間には該第１及び第２のスイッチ素子を短絡し、使用時間には該第１及び第２のスイッチ素子を開放することを特徴とするソースフォロア増幅器。 （もっと読む）

【課題】本発明は、ゲート−ソース間において所定電圧を超えると急峻な電流が流れるダイオード特性を示す半導体素子の高負荷時の消費電力低減および駆動回路の低負荷時の損失低減を図るだけでなく、過電圧、過電流、過消費電力を防止する保護機能と、当該半導体素子の損失を低減する機能を有する駆動回路の提供を目的とする。
【解決手段】駆動回路におけるゲート制御手段（２，１２，２２，３２）は、ゲート−ソース間において所定電圧を超えると急峻な電流が流れるダイオード特性を示す半導体素子（１）の動作状態を検出する動作状態検出手段（４，５，６）から入力された半導体素子の動作状態を示す信号に応じて、半導体素子のゲートに供給する電圧または電流を制御するよう構成されている。 （もっと読む）

第１回路基板の層上に形成された第１複数巻線と、第２回路基板上の層に形成された第２複数巻線とを備えた平面インダクタ構造を有するオーディオ増幅器。前記平面インダクタ構造は、センサ巻線をさらに備えてもよい。
（もっと読む）

【課題】エピ−サブ構造のフォトダイオードを用いた受光増幅器において、寄生容量に起因する充放電電流による影響を除去する。
【解決手段】光増幅回路は、エピ−サブ構造のフォトダイオードＰＤと、前記ＰＤから出力される電流を電圧に変換するＩ／Ｖ変換回路１０１と、前記ＰＤと前記Ｉ／Ｖ変換回路１０１との間で、前記ＰＤから出力される電流から前記ＰＤの寄生容量に起因する充放電電流を除去する補正回路とを備える。前記補正回路は、前記寄生容量に対応する容量を有するコンデンサＣ１０１を備える。 （もっと読む）

【課題】ＩｎＧａＰをエミッタ層として有し、熱的安定性と通電に対する信頼性を両立することの出来るＨＢＴを用いた電力増幅器を提供する。
【解決手段】ＩｎＧａＰエミッタ層を有するＨＢＴにおいて、ＩｎＧａＰエミッタ層５とＡｌＧａＡｓバラスト抵抗層７の間にＧａＡｓ層６を挿入し、ベース層４から逆注入された正孔がＡｌＧａＡｓバラスト抵抗層７まで拡散、到達することを抑制する。 （もっと読む）

【課題】低容量でオン抵抗が低いＭＯＳトランジスタを用いたトランスインピーダンスアンプを実現する。
【解決手段】トランスインピーダンスアンプの利得切替回路を構成するＭＯＳトランジスタに、半導体基板に対して外部から任意の電位を印加するためのバックゲート端子を設け、ＭＯＳトランジスタの動作状態やそのときのドレイン電位やソース電位に応じた電位をバックゲート端子から半導体基板に対して任意の電位を印加する。 （もっと読む）

【課題】 簡単な構造で枝回路間の位相ずれによる利得低下を防止可能な信号合成分配回路を提供する。
【解決手段】 本発明の信号合成分配回路１０は、基板１１に、信号合成点または信号分配点１４を有する複数の枝回路１２ａ、１２ｂおよび１２ｃが配線され、前記複数の枝回路の少なくとも１本の枝回路１２ｂが、他の枝回路１２ａおよび１２ｃと異なる線路長であり、前記異なる線路長の枝回路１２ｂの一部または全部１５が、前記基板１１中に配線されていることを特徴とする。 （もっと読む）

【課題】回路ゲイン切り替え時における入力端子の入力容量値の変動を低減し、周波数依存性を大幅に改善する。
【解決手段】スイッチ２２（₀〜_N），２３（₀〜_N），２４（₀〜_N）におけるＯＮ／ＯＦＦの動作制御は、ロジックコントローラから出力される制御信号Ｃｔｒｌ０〜Ｃｔｒｌｎ，ＣｔｒｌＢ０〜ＣｔｒｌＢｎによってそれぞれ制御される。スイッチ２４（₀〜_N）は、スイッチ２２（₀〜_N）がＯＮ（トランジスタ１９（₀〜_N）がバイアスオフ）する際に、同じタイミングでＯＮとなり、スイッチ２２（₀〜_N）がＯＦＦ（トランジスタ１９（₀〜_N）がバイアスオン）する際には、同じタイミングでＯＦＦとなる。トランジスタ２４（₁〜_N）がバイアスオフのときに静電容量素子２５（₀〜_N）が有効になり、回路ゲインを切り換えた時の入力端子ＩＮから見た入力容量値Ｃｉｎの大きな変動を防止することができる。 （もっと読む）

【課題】 電源電圧依存性および温度依存性の低い参照電圧発生回路を提供し、もって受信感度の良好な受信回路を実現する。
【解決手段】 受信回路は、ＡＭＩ符号化された一対の信号を増幅する差動増幅回路（１１）と、差動増幅回路の出力と所定の参照電圧とを比較して入力信号の論理レベルを判別する受信データ判定回路（１２）と、前記参照電圧を発生する参照電圧発生回路（１３）とを備え、参照電圧発生回路は電源電圧を基準にした温度依存性の低い参照電圧を発生するように構成した。 （もっと読む）

【課題】酸化物半導体層を用いる薄膜トランジスタにおいて、信号検出感度が高く、ダイナミックレンジの広い半導体装置を得ることを課題の一つとする。
【解決手段】チャネル形成層としての機能を有し、水素濃度が５×１０^１９（ａｔｏｍｓ／ｃｍ^３）以下であり、電界が発生していない状態においては、実質的に絶縁体として機能する酸化物半導体を有する薄膜トランジスタを用いてアナログ回路を構成することで、信号検出感度が高く、ダイナミックレンジの広い半導体装置を得ることができる。 （もっと読む）

【課題】複数の入力ポートと少なくとも1つの出力ポートとを備え、高い変圧器結合効率及び高い電力合成効率を達成するオンチップ変圧器電力合成器を提供する。
【解決手段】変圧器電力合成器は、複数の一次巻線導体と複数の二次巻線導体とを含む。一次巻線導体は、入力ポートにそれぞれ電気的に接続される。加えて、各一次巻線導体は対応する入力ポートのプラス端子とマイナス端子との間に電気的に接続されている。二次巻線導体は、一次巻線導体にそれぞれ磁気的に結合される。二次巻線導体は、出力ポートのプラス端子とマイナス端子との間に直列接続及び並列接続を含むトポロジー構造を持つように構成される。 （もっと読む）

【課題】電力効率を向上できるマイクロ波高調波処理回路。
【解決手段】入力端子がトランジスタの出力端子に接続され、所定の電気長を有する直列伝送線路T11の出力端子に１点で並列接続され２次以上でｎ次（ｎは任意の整数）までの高調波に対してそれぞれが所定の電気長を持つ異なる長さの（ｎ−１）個の並列先端開放スタブT21〜T26、直列伝送線路と（ｎ−１）個の並列先端開放スタブの内の２つの並列先端開放スタブT25,T26が１つの接続点で接続されて構成された第１ストリップ導体7、（ｎ−３）個の並列先端開放スタブT21,T22,T34,T24が１つの接続点で接続されて構成された第２ストリップ導体3、第１ストリップ導体と第２ストリップ導体との間に配置された接地層5、第１ストリップ導体の接続部20と第２ストリップ導体の接続部22とを電気的に接続するビア10を有する。 （もっと読む）

【課題】オッドモード発振を抑制し、またガン発振に伴う負性抵抗を抑制し、安定的かつ高効率の電力増幅を得るための安定化回路を備える半導体装置を提供する。
【解決手段】第１の能動素子ＦＥＴ１と、第１の能動素子ＦＥＴ１に並列接続される第２の能動素子ＦＥＴ２と、第１の能動素子ＦＥＴ１のゲートＧ１と第２の能動素子ＦＥＴ２のゲートＧ２間に接続され、ゲートバイパス抵抗Ｒg₀、ゲートバイパスキャパシタＣg₀、およびゲートバイパスインダクタンスＬg₀の並列回路からなる第１の安定化回路１２０とを備え、第１の安定化回路１２０の共振周波数は、オッドモード共振周波数に等しいことを特徴とする半導体装置。 （もっと読む）

【課題】広帯域に渡りインピーダンス整合する接続構造を実現すること。
【解決手段】高周波回路チップ１００と伝送線路Ｆとの間に、高周波回路チップに対してワイヤボンディングされ、誘電体上に形成された第１信号線路６１Ｌと、誘電体上において第１信号線路の両側に形成され、誘電体の裏面全体に形成された裏面接地導体と接続された、表面導体５０Ｌの第１部分５１Ｌから成る第１コプレーナ部Ａと、第１コプレーナ部の第１信号線路に接続され、信号の伝送方向に沿った２辺に沿って、裏面接地導体と電気的に接続する複数のビアホールから成る側壁導体と、第１信号線路と連続する表面導体の第２部分と、裏面接地導体と、から成る集積導波管とを有する。第１信号線路と第２部分との接続点を、側壁導体間の幅の中点からずれた位置にすることで、この接続点から高周波回路チップ側を見たインピーダンスと集積導波管側を見たインピーダンスを等しくした。 （もっと読む）

【課題】面積の大幅な増大なくレファレンス電圧生成回路を低消費電流化するとともに通常動作モード時とスタンバイモード時においてレファレンス電圧精度の大幅な劣化を抑制する。
【解決手段】スタンバイモード時に、分周制御回路１４は発振回路５が生成したクロックから、基準電圧発生回路３、基準電圧生成回路４、容量充電レギュレータ１１のＯＮ／ＯＦＦを決めるイネーブル信号ＶＲＥＦＯＮと基準電圧発生回路３、基準電圧生成回路４、ならびに容量充電レギュレータ１１がＯＮの際に、保持容量回路６内の保持容量ＣＨに充電し、ＯＦＦ期間に保持容量ＣＨに対してリーク電流パス以外は存在しないように制御するサンプリング／ホールド信号ＣＨＯＬＤＳＷを生成する。消費電流の大きい基準電圧発生回路３、基準電圧生成回路４、容量充電レギュレータ１１を間欠動作させて低消費電流化を図る。 （もっと読む）

【課題】高周波電力増幅回路の信頼性を向上させ、より大きな出力電力が取り出し、消費電力を減少させ、効率を向上させ、放熱コストを低減し、製品開発の時間短縮を可能とする。
【解決手段】トランジスタの中核的な部分である真性領域における負荷線（真性領域負荷線１２３）は、最適負荷線１１８と一致している。図６では見やすいようにわずかにずらしてある。つまり、真性領域負荷線１２３は、最適負荷線１１８と電流電圧の各軸を辺とする三角形の領域内にある。この領域では、トランジスタに対するバイアスストレスが少なく、トランジスタの信頼性向上等が可能となる。 （もっと読む）