【課題】光ファイバ受信器やハードディスクドライブ向けに、大きい帯域幅及び高利得ＴＩＡを提供する。
【解決手段】入れ子状のトランスインピーダンス増幅器（ＴＩＡ）回路は、入力及び出力を有する０次のＴＩＡと、第１の演算増幅器（オペアンプ）と、を備えている。オペアンプは、０次のＴＩＡの出力に接続する入力と、該入力によって駆動される第１のトランジスタと、第１のバイアス電圧によって駆動され且つ上記第１のトランジスタに接続する第２のトランジスタと、第２のトランジスタに接続する第１の電流源と、第１のトランジスタと第２のトランジスタの間のノードに存在する出力と、を備えている。 （もっと読む）

【課題】製造上の素子の特性ばらつきや電源電圧の変更やばらつきに対しても安定化させる。
【解決手段】入力端子２と、入力端子に入力された入力信号を増幅するトランジスタ１と、トランジスタの出力信号を出力する出力端子３と、トランジスタの出力信号の帰還量として振幅を調整して出力する帰還量調整回路１０と、トランジスタに供給されるバイアス電流を生成するバイアス回路９と、帰還量調整回路の出力電圧と参照電圧とを比較して入力信号が前記トランジスタの利得抑圧を発生させることを判定したときトランジスタのバイアス電流を増加させるようにバイアス回路を動作させる差動電圧比較器１１と、参照電圧を生成して差動電圧比較器の一方の入力端に印加させる第１の第１の入力バイアス回路１２と、帰還量調整回路の出力電圧にバイアス電圧を付加して差動電圧比較器の他方の入力端に印加させる第２の第２の入力バイアス回路１３と、を備える低雑音増幅器。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力整合回路と、高周波半導体チップの出力側に配置された出力整合回路と、入力整合回路に接続された高周波入力端子と、出力整合回路に接続された高周波出力端子と、高周波半導体チップに接続される平滑化キャパシタ用端子とを備え、高周波半導体チップと、入力整合回路と、出力整合回路とが１つのパッケージに収納された半導体装置。 （もっと読む）

【課題】電池電圧低下時における拡声用のスピーカの音の歪を防止しつつ、電力消費を低減し得る携帯情報端末を提供する。
【解決手段】携帯情報端末２００に、バッテリ２１０、電圧変換部２２０、およびセレクタ２３０を設ける。また、バッテリ２１０から電圧変換部２２０を経由してアンプ１８０に給電する第１給電路２５１と、電圧変換部２２０を迂回する第２給電路２５２とを形成する。バッテリ２１０の電池電圧が高い場合、電圧変換部２２０の降圧により、バッテリ２１０の放電電流を低減する。電池電圧が低い場合、電圧変換部２２０の昇圧により、アンプ１８０での歪を防止する。電池電圧が中間値の場合は、バッテリ２１０から電圧変換部２２０を迂回して給電し、電圧変換部２２０による電力消費を低減する。 （もっと読む）

【課題】信号増幅について消費出力を低減することの可能な増幅回路、電子機器、増幅方法を提供する。
【解決手段】高周波信号が入力されこの高周波信号を増幅して出力するｎ段アンプと、前記ｎ段アンプの消費電力の制御を行う制御回路と、前記制御に対応して前記ｎ段アンプの内の出力の選択を行う切り替え回路とを備えた増幅回路。また、アンテナと、前記アンテナを介して入力された信号を増幅して出力する複数のアンプと、前記複数のアンプのそれぞれに供給される電流を制御する制御回路と、前記制御回路の前記電流制御に対応して、前記複数のアンプの出力を切り替える切り替え回路とを有する増幅回路と、前記増幅回路から出力された信号を復調する復調回路と、を備えた電子機器。 （もっと読む）

【課題】高速シリアルインターフェイスおよび他の用途のために等化器および他の連続時間回路を改善すること。
【解決手段】マルチステージ増幅器チェーンであって、該マルチステージ増幅器チェーンは、該チェーン内に第１の増幅器ステージと最後の増幅器ステージとを含む、マルチステージ増幅器チェーンと、該最後の増幅器ステージの出力を受信することと、オフセット補正電圧信号を該第１の増幅器ステージに提供することとを行うように構成されているオフセットキャンセレーションループとを備えている、回路。 （もっと読む）

【課題】片手の操作で筐体から電源回路部を容易に取り外すことができて作業性を向上する。
【解決手段】筐体と、略直方体形状を有して筐体に着脱可能に収納される電源回路部１８０と、筐体に収納され、電源回路部１８０から給電される増幅部１９０とを備える。電源回路部１８０は、周側部のうち長手方向に平行な一対の側部の各々に、互いに対向するように、係止用突起を含む係止部２００，２１０を有する。筐体は、係止用突起に係止可能な係止溝を有する。 （もっと読む）

【課題】端子切替時の応答特性を改善した半導体スイッチを提供する。
【解決手段】電源回路部は、正の電源電位よりも高い第１の電位と、負の第２の電位と、を生成する。駆動回路部は、前記電源回路部に接続され、端子切替信号に応じて前記第１の電位をハイレベルとし前記第２の電位をローレベルとする制御信号を出力する。スイッチ部は、制御信号を入力して端子間の接続を切り替える。前記駆動回路部は、第１と、第２のレベルシフタと、第１の回路と、を有する。前記第２のレベルシフタは、前記第１のレベルシフタの出力電位に応じて互いに排他的にオンする第２のハイサイドスイッチと第２のローサイドスイッチとを有し、前記制御信号を出力する。前記第１の回路は、前記端子切替信号に応じて、前記制御信号の電位の変化よりも前に前記第２のローサイドスイッチに前記電源電位を供給し、または前記ハイサイドスイッチに前記接地電位を供給する。 （もっと読む）

【課題】受信用トランジスタを過入力による破壊から防ぐ簡易な構成であるとともに過入力が解消された後定常動作に復帰するまでの時間が短縮されるバイアス回路を得る。
【解決手段】バイアス回路は、受信用増幅器に用いられるバイアス回路であって、電界効果型トランジスタのドレイン電極とドレインバイアス端子の間に抵抗が直列に接続され、上記ドレイン電極とゲートバイアス端子の間に少なくとも２個以上の抵抗が直列に接続され、上記直列接続された２個以上の抵抗のうち２個の抵抗が接続される接続点を上記ゲート電極に接続する。 （もっと読む）

【課題】複数のトランジスタを均一に動作させ、低消費電力及び良好な歪特性を実現する。
【解決手段】高周波信号を増幅する電力増幅器１００であって、上部電極１２０ａ及び下部電極１２０ｂを有し、高周波信号が入力される整合容量１２０と、整合容量１２０の下部電極１２０ｂから出力される高周波信号を増幅する複数のトランジスタ１１０が所定の方向に並んで配置されているトランジスタ列とを備え、トランジスタ列に隣り合う領域において、トランジスタ列の両端から略等しい距離には、接地されたビアホール１７０が形成され、下部電極１２０ｂは、ビアホール１７０を挟んで高周波信号が均等に分配されるように配置されたマイクロストリップ線路であり、複数のトランジスタ１１０のベース端子に接続される。 （もっと読む）

【課題】温度と無関係に同一の動作および性能特性を示す増幅器を設計することが望まれる。
【解決手段】改良された直線性および低減されたパワー消費を備えた高周波数応答性を与える可変利得増幅器が提供される。改良された直線性および安定した動作のために複数の信号経路および補償回路網を備えた、１段トポロジから構築される増幅器が開示される。この増幅器において、改良された性能は、単一のトランジスタコンポーネントを、局所的な負帰還を組み込むエンハンスされた活性デバイスと置き換えることにより、取得される。本発明の１実施形態は、従来技術に対して、トランスコンダクタンスおよび入力インピーダンスを向上させるエンハンスメント回路である。さらなる発展は、改良された直線性を提供するエンハンスされた活性なカスコード回路である。 （もっと読む）

【課題】温度変化によるアナログ回路のゲイン変動をより高精度に補償することができる温度補正回路を提供すること。
【解決手段】アナログ回路部２０周囲の雰囲気温度を取得する温度取得部１１と、雰囲気温度の変化に伴うアナログ回路部２０のゲイン変動を補償する温度補正データを記憶した温度補正データ記憶部１２と、雰囲気温度の変化に伴うアナログ回路部２０のゲイン変動の個体差を補償する個体差補正データを記憶した個体差補正データ記憶部１３と、温度取得部１１によって取得された雰囲気温度に応じた温度補正データおよび個体差補正データに基づいて、アナログ回路部２０の出力信号のレベルの温度変化による変動分を補正した信号を出力する補正部１４と、を備える。 （もっと読む）

【課題】受信雑音性能の低下をともなうことなく簡易な構成により受信用トランジスタを過入力による破壊から防ぐことのできるバイアス回路を得る。
【解決手段】過入力保護回路を有さない受信用増幅器に用いられるバイアス回路であって、受信用増幅器を構成する受信用トランジスタ２のゲート端子に接続されたゲートバイアス回路８と、受信用トランジスタ２のドレイン端子に接続されたドレインバイアス回路９とを備える。ゲートバイアス回路８は、過入力時における受信用トランジスタ２のゲート電流Ｉｇまたはゲート電圧Ｖｇの変化を検知して変化信号を生成する変化検知手段を有する。ドレインバイアス回路９は、過入力時の変化信号に応答して、受信用トランジスタ２に対するドレイン電圧Ｖｄを低減させる。 （もっと読む）

【課題】単一の演算増幅器を使用して積分器と加算器の両方を実現するスイッチトキャパシタ回路を提供する。
【解決手段】１つの入力信号は、（１）１つまたは複数の積分ブランチと、（２）１つまたは複数の第１の加算ブランチとを介して演算増幅器の入力に送られる。第２の入力信号は、１つまたは複数の第２の加算ブランチを介して演算増幅器の入力に送られる。ブランチの各々は、キャパシタと、異なるクロック位相によって制御されるいくつかのスイッチとを含む。スイッチトキャパシタ回路はシングルエンドまたは差動とすることができる。 （もっと読む）

【課題】漏洩ＬＯ信号によって生成されたＤＣオフセットを最小化する回路を提供する。
【解決手段】受信機１００におけるＤＣオフセット取消し回路（９５、２００、Ｃｓ、１８０）は、ＬＯ信号発生器１０５から漏洩されたＬＯ（局部発振器）信号によって引き起こされたＤＣオフセットを取り消す。受信機は、送信モード中にＤＣオフセット取消し回路を使用することにより、最初にそれ自体を較正する。較正中に、ＤＣオフセット取消し回路は漏洩されたＬＯ信号によって引き起こされたＤＣオフセット電圧信号を記憶する。受信モード中に、受信機が信号を受け取っている場合、受信機は受信信号から記憶されたＤＣオフセット電圧信号を引き、漏洩されたＬＯ信号によって引き起こされたＤＣオフセットを取り消す。 （もっと読む）

【課題】回路規模が小さく、温度変化や抵抗のばらつきに関係なく出力を一定にできる出力バッファ回路を提供する。
【解決手段】入力部２０は、帰還抵抗２２を持つソース接地増幅器で、負荷は２つの出力ノード３５，３６をもつカレントミラー部３０の入力ノード３４に接続される。カレントミラー部３０の出力は、電流電圧変換部４０に接続される。電流電圧変換部４０は、２つのダイオード接続されたトランジスタ４１，４２を有し、それぞれのドレインはカレントミラー部の出力ノードに接続され、トランジスタ４２のソースはノード４７および抵抗４３を介してＧＮＤ８０に接地し、他方のトランジスタ４１のソースは直接ＧＮＤに接地し、さらにノード４５と４７間に抵抗４４が繋がれている。帰還抵抗２２と抵抗４４の値はそれぞれ等しい。ノード４６は電流電圧変換部４０の出力であり、出力回路５０のトランジスタ５１のゲートに入力される。 （もっと読む）

【課題】ＤＣオフセットキャンセル回路の回路規模と消費電力とを低減する。
【解決手段】差動増幅器５の非反転出力端子と反転出力端子にＤＣオフセットキャンセル回路５１の差動入力端子が接続され、キャンセル回路５１の出力信号は差動増幅器５の出力ＤＣオフセット電圧を低減する。回路５１はオンチップローパスフィルタ５１と直流制御増幅器５１２を有し、フィルタ５１１は第１定電流源ＣＳ１、差動対の第１と第２のトランジスタ素子Ｍp1、Ｍp2、オンチップ容量Ｃ１を含む。第１定電流源ＣＳ１は素子Ｍp1、Ｍp2の共通電極に接続され、回路５１の差動入力端子Ｖinp、Ｖiinは素子Ｍp1、Ｍp2の制御入力電極に接続される。オンチップ容量Ｃ１の一端と他端に素子Ｍp1、Ｍp2の出力電極とが接続され、直流制御増幅器５１２は容量Ｃ１の両端の電圧に直流的に応答する。 （もっと読む）

【課題】ＲＦ及ぶ帯域で動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。
【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０に、これと相似的な構成の副増幅器３２０を並設し、この副増幅３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに相似な二次歪成分相当の信号を生成し、該二次歪成分相当の信号で主増幅器３１０に生じる二次歪成分を打ち消すことによって、主増幅器３１０と副増幅回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。 （もっと読む）

【課題】プロセス、温度及び／又は電源電圧の変動による電流源の電流の変動を防止することができるバイアス回路を提供することを課題とする。
【解決手段】バイアス回路は、第１の定電位のノードと前記第１の定電位よりも低い第２の定電位のノードとの間の第３の電位のノードに接続される第１の抵抗（Ｒ１１）と、ドレインが前記第１の抵抗を介して前記第３の電位のノードに接続され、ゲート及びソースが前記第２の定電位のノードに接続されるデプレッション型電界効果トランジスタ（Ｑ１１）とを有し、前記デプレッション型電界効果トランジスタのドレインは、第１の電流源のバイアス電圧を出力する。 （もっと読む）

【課題】経年劣化につれて適切でなくなった予備ルックアップテーブルを破棄しメモリ量を減少させるプリディストータを提供することを目的とする。
【解決手段】２個の保存部は、それぞれの保存ルックアップテーブル及び更新ルックアップテーブルのうち特性の高いルックアップテーブルを格納するが、一定期間毎にかつ異なる更新タイミングで、ルックアップテーブルの特性の比較によらず、それぞれの保存ルックアップテーブルを破棄し更新ルックアップテーブルを格納する。歪補償回路１１は、通常では更新ルックアップテーブルをロードされるが、更新ルックアップテーブルの破綻時又は保存ルックアップテーブルのロード要求時などには、保存ルックアップテーブルをロードされる。このとき、破棄タイミングからロードタイミングまでの時間がより長い保存部から、歪補償回路１１は保存ルックアップテーブルをロードされる。 （もっと読む）