【課題】電気自動車、モータドライバのような分野では、高電圧領域と低電圧領域とが採用されており、安全性の理由から、それぞれの電圧領域を互いに分離（絶縁）させ、高電圧から高感度回路を保護する。
【解決手段】デジタルデータ信号の周波数とは異なる周波数を有するキャリア信号を用いてこのデジタルデータ信号を通信する通信回路は、第１の組のキャパシタと、第２の組のキャパシタと、第１の回路と、第２の回路とを有する。第１の回路は、キャリア信号及びこのキャリア信号の反転とそれぞれ混合された混合データ信号を発生させ、キャリア信号及びこのキャリア信号の反転とそれぞれ混合された混合反転データ信号を発生させ、混合データ信号を第１の組のキャパシタに供給し、混合反転データ信号を第２の組のキャパシタに供給する。第２回路は、混合信号からデータ信号を再生させる。 （もっと読む）

【課題】入力信号の振幅レベルが変化した場合でも、最適なバイアス値を設定する。
【解決手段】バイポーラ／ユニポーラ変換回路１は、入力信号Ｉと正極バイアス値Ｖ（＋）及び負極バイアス値Ｖ（−）とを比較し、比較の結果に基づき入力信号をＲＺ信号に各々変換するＲＺ変換回路２及び３と、各々のＲＺ信号の論理和を演算する論理和回路４と、論理和回路４から出力された両極ＲＺ信号ＡをＮＲＺ信号に変換するＮＲＺ変換回路７と、両極ＲＺ信号に基づき、入力信号の入力状態を検出する入力断検出回路１０と、入力断検出回路１０の検出結果に基づき、正極及び負極バイアス値を設定するバイアス設定回路１２と、各々のＲＺ信号が所定の符号化規則に従っているか否かを検出する符号則誤り検出回路１１とを備え、バイアス設定回路１２は、各々のＲＺ信号が符号化規則に従っていないことが検出された場合に、正極及び負極バイアス値を設定する。 （もっと読む）

【課題】プリエンファシス回路及びこれを備えた差動電流信号伝送システムを提供する。
【解決手段】本発明はプリエンファシス回路に関し、より詳細にはプリエンファシス回路を動作させるために必要なスイッチングトランジスタの数を減らして寄生抵抗及び寄生キャパシタを減少させ、それぞれのスイッチングトランジスタを制御するそれぞれのプリエンファシス制御信号を供給することによって望まない電流の発生を防止できるプリエンファシス回路及びこれを備えた差動電流信号伝送システムに関する。 （もっと読む）

【課題】動作用クロックの周波数にかかわらず、所要のビットレートに近いビットレートでシリアル通信を行えるようにする。
【解決手段】半導体装置は、所定の動作用クロックに従って動作するシリアルコミュニケーションインタフェース（１０９）を含む。上記シリアルコミュニケーションインタフェースに、上記動作用クロックをカウントし、それに基づいて、上記単位転送時間を規定するための基本クロックを生成するボーレートジェネレータ（２０２）と、生成された基本クロックに従って送受信制御を行うための送受信コントローラ（２０１）とを設ける。さらに上記シリアルコミュニケーションインタフェースに、上記動作用クロックの上記ボーレートジェネレータへの供給を部分的にマスクすることで所望のビットレートを実現可能なビットレートモジュレータ（２０３）を設けることで、所要のビットレートに近いビットレートでのシリアル通信を実現する。 （もっと読む）

【課題】簡易な回路構成で信号のパルス幅やデューティ比を一定に保つことができるよう
にする。
【解決手段】エッジ抽出回路１は、入力パルス信号Ｄinの立ち上がりエッジ及び立ち下り
エッジを抽出し、抽出した立ち上がりエッジ及び立ち下りエッジを正パルス信号又は負パ
ルス信号のいずれかに統一したパルス信号ｎ２を生成する。これにより、信号伝送回路２
における入力パルス信号Ｄinの立ち上がりの遅延と立ち下りの遅延による変動を入力パル
ス信号Ｄinの立ち上がり又は立ち下りで同じ条件にできる。従って、信号伝送回路２にお
ける入力パルス信号Ｄinの立ち上がりと立ち下がりにおける伝播遅延時間差が生じない。
信号伝送回路２は、エッジ抽出回路１により生成されたパルス信号ｎ２を伝送する。波形
再生回路３は、信号伝送回路２により伝送されたパルス信号ｎ２から波形を再生して出力
パルス信号Ｄoutを得る。 （もっと読む）

【課題】同期式連続データ伝送の信頼性を確保すると共に容易に設計することができるデータ送受信方法を提供する。
【解決手段】データ送信装置１１は、通信開始時にテストデータをデータ受信装置１２に送信する。データ受信装置１２は、システムクロックを数倍に逓倍した内部クロックによりテストデータをサンプリングしてキャプチャ回路２３に取り込み、データ取り込みタイミング制御部２４において上記取り込みデータから最適のデータ取り込みタイミングを選択して設定する。データ受信装置１２は、通常のデータを取り込む際は、データ取り込みタイミング制御部２４において設定された最適のデータ取り込みタイミングにて受信データの取り込みを行う。 （もっと読む）

【課題】データパターンの依存性を低減しつつ、消費電力の増加を抑制する。
【解決手段】スケルチ回路は、差動信号Ｖｉｎの振幅に比例した第１の信号Ｖｓｉｇを生成する第１の整流回路１０と、差動信号を一定の振幅の第２の信号に変換する振幅制限回路２０と、第２の信号の振幅に比例した第３の信号Ｖｒｅｆを生成する第２の整流回路３０と、第１の信号と第３の信号とを比較する比較器５０とを具備する。 （もっと読む）

【課題】従来よりもさらに送信データのビット変化率を低減し、消費電力を低減することが可能なデータ送信装置、データ受信装置およびデータ転送システムを提供する。
【解決手段】データ送信装置は、所定のビット数を有する複数のパターンデータのそれぞれの各ビットの値からの、今回送信すべきデータの各ビットの値の変化の有無を示す複数の変化ビットデータを生成する変化ビットデータ生成部と、前回の送信データと複数の変化ビットデータのそれぞれとを比較し、値が変化するビット数が最も少ない変化ビットデータを今回の送信データとして選択する選択部と、選択部が選択した今回の送信データを送信するとともに、今回の送信データに対応するパターンデータを示す、所定のビット数よりも少ないビット数のコードを送信する送信部とを有する。 （もっと読む）

【課題】回路面積の増大を防止し、電力消費の増大を防止し、且つクロックのタイミング管理が容易な損失信号修復方法および損失信号修復回路を提供することを目的としている。
【解決手段】有線伝送路を通じて受信した受信信号の損失を修復する損失信号修復方法であって、（ｉ）受信信号Ｓrの一定期間での振幅最大値Ｖppを測定する工程と、（ii）振幅最大値Ｖppに所定定数を掛けて参照振幅Ｖrefを求め、受信信号Ｓrの全波整流処理後の信号振幅Ｖsigが一定期間常に参照振幅Ｖrefよりも大きくなる様に受信信号Ｓrを強調する工程とを備える。 （もっと読む）

【課題】システムＬＳＩ１から外部メモリ２へのデータ伝送時に、システムＬＳＩ１に設けた波形整形回路４により伝送データや制御信号の変化部の波形を急峻に整形し、制御信号の振幅変動やジッター等の非対称歪の発生を抑えたデータ伝送装置を提供する。
【解決手段】システムＬＳＩ１と、伝送路６を通してＬＳＩ１に接続された外部メモリ２を備え、ＬＳＩ１のデータ処理時に外部メモリ２との間でデータ伝送を行なうデータ伝送装置であって、ＬＳＩ１に配置した波形整形回路４により、ＬＳＩ１からデジタル信号が出力される際に信号波形の歪を監視し、信号波形に歪が発生する可能性があれば、伝送路６に供給される信号電流値を調整することによりその信号波形に発生する歪を除去する。 （もっと読む）

【課題】立ち上がり、立ち下りのエッジで起動されたパルス間で振幅が異なり、正負の対称性がずれる。
【解決手段】起動信号を所定量の遅延を伴って論理反転する縦続接続された複数のインバータからなるインバータ遅延回路と、出力端子を、インバータ遅延回路の出力Ｄｉ，ＸＤｉ−１の論理積が真のとき第一の電位に接続し、出力Ｄｉ，ＸＤｉ＋１の論理和が偽のとき第二の電位に接続する第一のスイッチ回路と、出力端子を、出力Ｄｉ，ＸＤｉ＋１の論理積が真のとき第一の電位に接続し、出力ＸＤｉ＋１，Ｄｉ＋２の論理和が偽のとき第二の電位に接続する第二のスイッチ回路と、第一のスイッチ回路が活性化されるとき起動信号をインバータ遅延回路の１段あたりの遅延量と同一の時間遅延させ、第二のスイッチ回路が活性化されるとき遅延させないで起動信号をインバータ遅延回路に入力する起動信号制御回路とを備える。 （もっと読む）

【課題】複数の信号入力元の内、少なくとも１つ以上の電源電圧が変動した場合に、通信ドライバを不用意にアクティブ状態にすることを防止できる信号出力装置を提供する。
【解決手段】通信用ドライバ１に対し、２つのマイコンより入力される信号をＡＮＤゲート４を介して負論理の論理和条件で出力する場合に、２つのマイコンの１つは電源ＶCC１が供給され、他の１つは電源ＶCC２が供給されている状態から、電源ＶCC２側の供給が遮断されたとしても、通信用ドライバ１に対するＡＮＤゲート４の出力がインアクティブレベルを維持するように構成する。具体的には、電源ＶCC２が供給されて動作するＮＯＴゲート１２と電源ＶCC１が供給されて動作するＮＯＴゲート１３とを直列に接続し、ＮＯＴゲート１３の入力端子を抵抗素子１４でプルダウンする。 （もっと読む）

【課題】 最適な閾値を設定する。
【解決手段】 受信信号をオフセットキャンセル部にて受信信号オフセットを補正し、増幅器出力が飽和に至るまでの増幅率の近似式および、入力信号に相対する波高値を算出し、所望の光入力を設定する事で、設定した光入力設定値における最適な閾値を算出し識別再生器へ設定することが可能となる。 （もっと読む）

【課題】連続する複数のサンプリングタイミングで混入する幅狭のノイズを除去する。
【解決手段】フィルタ回路１は入力信号処理回路２と信号レベル判定回路３とを備える。入力信号処理回路２は、クロック信号ＣＬＫでデジタル入力信号Ｄinをサンプリングして保持し、隣り合うサンプリングタイミングの間においてデジタル入力信号Ｄinにレベル変化が生じた場合、その保持した信号を反転する。信号レベル判定回路３は、サンプリング入力信号Ｄｓをクロック信号ＣＬＫで複数段に順次遅延させ、遅延させた各段の信号が全て一致したときに、その一致したレベルを持つ信号Ｄoutを出力する。 （もっと読む）

【課題】大規模集積回路内に形成される長い信号線路或いは接続される被駆動回路の数が多数存在する等により形成される静電容量の容量値が大きい信号線路の信号伝送特性を改善する。
【解決手段】駆動回路及び被駆動回路の電源電圧の中点電圧を出力し、出力インピーダンスが低い付加回路を信号線路に接続し、信号線路の電位を電源電圧の中点電圧に維持すると共に、駆動回路から出力される駆動信号を中点電圧（被駆動回路の閾値電圧）を中心に小振幅で励振させ、この小振幅に制限された駆動信号により被駆動回路を駆動させる。 （もっと読む）

【課題】ＥＯＰ期間とその前期間で安定した受信データを得ることができ、シリアルデータを安定して受信することができるデータ受信装置を提供すること。
【解決手段】データ受信装置１００は、第１の信号線１０１ａと第２の信号線１０１ｂを差動入力とする受信用コンパレータ１０２と、第１の信号と第２の信号が逆位相から同一位相に変化したときの論理出力をトリガ信号として出力するＮＯＲ回路１０５と、受信用コンパレータ１０２の出力ＲＣＶを、ＮＯＲ回路１０５からのトリガ信号で取り込み保持するＤ−ＦＦ回路１０７とを備え、選択回路１０８は、第１の信号線１０１ａの第１の信号と第２の信号線１０１ｂの第２の信号が互いに逆位相の場合には受信用コンパレータ１０２出力を選択するとともに、第１の信号と第２の信号が逆位相から同一位相に変化した場合にＤ−ＦＦ回路１０７に保持された値を受信データとして出力する。 （もっと読む）

【課題】本発明は、ビット誤り率測定器に関し、クロック位相のオートサーチに要する時間を短縮し、低コストのコストバランスのとれたビット誤り率測定器を提供することを目的としている。
【解決手段】クロックをディレイ回路１により遅延させ、このクロックのタイミングにより、データを再生しそのデータのビットエラー数又はビットエラーレートを求めるビット誤り率測定器において、前記クロックの周波数を測定してその周期を求める周波数モニタ１０と、該周波数モニタ１０で求めた周期と前記ビットエラー数又はビットエラーレートによりクロックの位相の最適値を求める位相演算部１１と、該位相演算部１１で求めた前記最適値により、前記ディレイ回路１の遅延量を設定するディレイコントローラ２と、を有して構成される。 （もっと読む）

【課題】
消費電力の増加を抑制しつつ、高速に動作するレシーバ回路を提供する。
【解決手段】
第１入力信号（０Ｖ、Ｈｉ−Ｚ）に応答して第１電流を生成する第１受信部（８−１）と第２入力信号（Ｈｉ−Ｚ、０Ｖ）に応答して第２電流を生成する第２受信部（８−２）とを有し、前記第１電流と前記第２電流とに基づいて増幅信号を生成する信号受信回路（６）と、前記増幅信号に基づいて帰還信号（ＯＵＴ＿Ｔ，ＯＵＴ＿Ｂ）を生成する帰還信号生成回路（７）と具備するレシーバ回路（２）を構成する。そのレシーバ回路（２）において、前記信号受信回路（６）は、前記帰還信号生成回路（７）から帰還される前記帰還信号（ＯＵＴ＿Ｔ，ＯＵＴ＿Ｂ）に基づいて、前記第１受信部（８−１）が前記第１電流を生成する駆動能力と前記第２受信部（８−２）が前記第２電流を生成する駆動能力とを決定する。 （もっと読む）

【課題】電流を通じてデータを送／受信する電流モードバスインターフェースシステムの迅速なモード転換のための電流駆動回路及び電流ブースティング方法を提供する。
【解決手段】電流駆動回路は駆動ノードの電圧を感知し駆動ノードの電圧を基準電圧と比較して比較信号を生成する作動電圧感知回路、比較信号に応じて駆動ノードに電流を駆動するように制御信号を生成する制御回路、及び制御信号に基づいて駆動ノードに電流を提供するか駆動ノードから電流を提供するカレントドライバを含む。電流ブースティング方法は駆動ノードの電圧を感知し駆動ノードの電圧を基準電圧と比較して比較信号を生成する段階、比較信号に応じて駆動ノードに電流を駆動するように制御信号を生成する段階及び制御信号に応じて駆動ノードの電圧が動作点となるに必要な電流を駆動ノードに提供するか駆動ノードから提供する段階を含む。 （もっと読む）

周波数限界よりも低い周波数に結びつけられた差動信号の欠如か又は低過ぎる差動信号を検出する差動入力フェイルセーフ回路構成を開示した。ここで、最終的なセーフ条件が検出されて、信号が送られる。前記フェイルセーフ回路構成からの出力信号は、所与の状態にホールドされる。該所与の状態とは、差動入力信号の無効表現である。限界周波数ロールオフによって補助増幅器を相補的にオフセットする周波数検出器が、フェイルセーフ条件を検出するために使用される。更には、フェイルセーフ回路がアクティブになる前に、いくらかの時間が存在するフェイルセーフ条件を必要とする遅延回路が使用される。初期化回路構成が、適切な電力投入条件を保証する。ここで、該回路構成は、前記フェイルセーフ条件を検出するためにイネーブルにされて、信号の以前の状態とは無関係に、信頼できるフェイルセーフ動作を保証する。
（もっと読む）