【課題】周波数誤差に基づく送信クロックを生成し、送信データに対して任意にＳＳＣの適用が選択可能な半導体装置が、望まれる。
【解決手段】半導体装置は、受信信号を入力し、動作クロック信号に基づいて受信信号からクロック信号とデータ信号を取り出すクロックアンドデータリカバリ部と、受信信号から取り出したクロック信号と動作クロック信号との周波数誤差信号を求める周波数誤差調整部と、周波数誤差信号を記憶する周波数誤差信号記憶部と、周波数誤差信号に基づいて動作クロック信号の周波数を制御する動作クロック生成部と、周波数誤差信号記憶部が記憶する周波数誤差信号の値に基づいて、動作クロック生成部が生成する動作クロック信号をスペクトラム拡散させて変動させるＳＳＣＧ部と、を備えている。 （もっと読む）

【課題】共有メモリを使用し、しかも送信側が共有メモリに書き込んだという情報を受信側に伝達する必要なく受信側が最新の情報を得ることのできる情報伝達システムおよび方法を得る。
【解決手段】情報伝達システム１０は時間的に変化する可能性のある特定情報を入力する時点で、その度に内容の変化する情報としての変化情報を変化情報入力手段１２で共有メモリ１３に書き込み、この同一の情報を挟む形で、分割した特定情報を共有メモリ１３に書き込む。受信側ではこれら１セットの最新情報を共有メモリ１３から読み出し、１対の変化情報が一致すれば読み出した特定情報を最新の情報として採用する。一致しなければ一致するまで同様の処理を繰り返す。 （もっと読む）

【課題】シリアル・ストリームにおける堅牢な制御及び描写方法を提供する。
【解決手段】｛ｋ１‐ｋ２‐ｋ２‐ｋ１｝で示される形態をとるコントロール記号は、ｍビットのデータ・ワードを含むシリアル・ストリーム内に挿入される。ｋ１およびｋ２は、それぞれ、ｍビットのデータ・ワードとは異なるあらかじめ定義されたｍビットのコントロール・ワードである。ｋ１とｋ２の間におけるハミング距離は、少なくとも２である。この種のコントロール記号は、当該記号または当該記号の直前または直後に続くデータ・ワード内に１ビット誤りが存在する際、堅牢に検出され得る。ｍビットのワードは、８Ｂ／１０Ｂエンコードされたデータ、または定められたコントロール・ワードでもよい。コントロール記号は、データの描写、ストリームの同期、送信機／受信機の同期、またはそのほかの制御の合図を行うために使用できる。 （もっと読む）

【課題】より安定してクロックの乗せ換えを行う。
【解決手段】２ポートRAMは、独立して書き込みと読み出しが可能であり、書き込みアドレス制御部は、２ポートRAMにおいて、入力データが書き込まれる書き込みアドレスを制御し、ブランクアドレス検出部は、書き込みアドレスにおいて、入力データが書き込まれないブランクアドレスを検出し、読み出しアドレス変換部は、２ポートRAMにおいて、ブランクアドレス以外の書き込みアドレスを、出力データが読み出される読み出しアドレスに変換する。本技術は、例えば、データ伝送システムに適用することができる。 （もっと読む）

【課題】目的の周波数からずれた周波数のクロックをクロックの供給先に与える危険性の少ない、クロック生成装置を提供する。
【解決手段】各クロック供給部１０，２０に、水晶発振器であるＶＣＸＯ１１，２１を目的の周波数で発振させるために設定された基準値と基準値が設定された時を示す設定時情報とを記憶するメモリ１４，２４と、ＶＣＸＯ１１，２１の生成するクロックを他のクロック供給部のＶＣＸＯの出力するクロックに同期させる同期手段とをそれぞれ備える。メモリ１４，２４の記憶内容に基づき、最も設定時情報が新しいＶＣＸＯを選別し、その選別したＶＣＸＯを基準値に基づいて発振させて目的の周波数のクロックを生成させる。他のＶＣＸＯには、選別したＶＣＸＯの生成したクロックに同期したクロックを生成させる。 （もっと読む）

【課題】 より簡易な構成で、データとクロックとの位相の関係を適切に調整するための手段を提供する。
【解決手段】 位相調整装置は、第１データ取得部と、第２データ取得部と、判定部と、位相調整部とを備える。第１データ取得部は、入力されるシリアル転送データの基準位相での第１出力と、第１出力に対して第１遅延量による位相差を付与した第２出力とをそれぞれ取得する。第２データ取得部は、第１遅延量よりも大きな第２遅延量による位相差を第１出力に対して付与した第３出力と、第３出力に対して第１遅延量による位相差を付与した第４出力とをそれぞれ取得する。判定部は、第１データ取得部および第２データ取得部の各出力について、シリアル転送データに含まれる検出対象のデータ列が検出できたか否かをそれぞれ判定する。位相調整部は、判定部での判定結果に基づいて、出力されるシリアル転送データに付与する遅延量を調整する。 （もっと読む）

【課題】ビットレートが低い場合であってもデコードの開始が遅れることを回避することが可能な映像受信装置を得る。
【解決手段】映像受信装置４は、それぞれにタイムスタンプ５０が付加された複数のトランスポートパケットＴＰを含むトランスポートストリームＳ１を一時的に記憶するバッファメモリ１１と、基準クロックを発生するＶＣＯ１８と、基準クロックに基づいてカウント動作を行うＴＴＳカウンタ１６と、各トランスポートパケットＴＰに付加されているタイムスタンプ５０の値と、ＴＴＳカウンタ１６のカウント値とに基づいて、バッファメモリ１１からの各トランスポートパケットＴＰの出力を制御するＴＴＳゲート１２と、バッファメモリ１１に入力されたトランスポートパケットＴＰの滞留時間に基づいて、基準クロックの周波数を調整する調整部１７と、を備える。 （もっと読む）

【課題】クロックの同期を確実にとることができるようにする。
【解決手段】短時間平均値監視部１１４は、バッファ１１２に順次蓄積される受信データの数秒ごとの蓄積容量の平均を示す短時間平均値を取得し、長時間平均値監視部１１５は、バッファ１１２に順次蓄積される受信データの数分ごとの蓄積容量の平均を示す長時間平均値を取得する。クロック制御部１１６は、取得された長時間平均値の評価結果に応じて、デコーダ１１３が受信データの処理を行うためのクロックの周波数を制御するとともに、取得された短時間平均値に基づいてパケットロスなどの異常が検出された場合、クロックの周波数の調整を停止し、その異常が検出されてから所定の時間が経過した後、クロックの周波数の調整を再開する。本発明は、例えば、ネットワークを利用した動画配信において動画を受信する受信装置に適用することができる。 （もっと読む）

【課題】非圧縮データを、光通信網等を用いて効率的に長距離伝送する。
【解決手段】ＯＣ−１９２フレーマ１１５は、ＳＤＩ／ＯＣ−１９２クロック変換部１１４から収容ワード数を入力し、所定のタイミングクロックを出力指示としてＳＤＩ／ＯＣ−１９２クロック変換部１１４に出力すると共に、この出力指示に対応するデータ及びＲＴＳ値を入力し、タイミングクロック毎に、収容ワード数、データ及びＲＴＳ値等をタイミングクロックに対応する位置に収容し、ＯＣ−１９２フレームを生成してスクランブラ１１６に出力する。これにより、ＳＤＩクロックによるＨＤ−ＳＤＩ信号のデータ列をＯＣ−１９２基準クロックによるデータ列に変換することができ、クロック変換を実現することができる。そして、ＯＣ−１９２フレームの光信号は、伝送路３を介して受信装置２へ送信される。 （もっと読む）

【課題】ＶＤＳモード及びＦＤＳモードにて、受信データのサンプリングを行うホストコントローラにおいて、ピン数・消費電力を減らす。
【解決手段】ホストコントローラは、ＶＤＳモード及びＦＤＳモードにて、受信データのサンプリングを行うホストコントローラであって、ＶＤＳ時の位相シフト量を保持するＶＤＳ位相レジスタと、ＦＤＳ時の位相シフト量を保持するＦＤＳ位相レジスタと、ＶＤＳとＦＤＳのどちらのモードでデータサンプリングを行うかを示すモード設定部と、前記モード設定部の設定値に応じて、前記ＶＤＳ位相設定レジスタ及びＦＤＳ位相設定レジスタの一方に設定されている位相シフト量を選択し、サンプリング位置として提供するサンプリング位置選択部と、前記サンプリング位置設定部から提供されるシフト量に応じて、入力クロック信号の位相をシフトしサンプリングクロックとして提供するクロック位相シフト部とを具備する。 （もっと読む）

【課題】アダプティブクロック再生法を用いて同期を取っている時にパケット固定遅延を検出した場合でも、安定して送信端末と受信端末との同期を取る。
【解決手段】クロック再生装置１０は、クロック出力手段５０から受信したクロックに同期させてバッファ６０からパケットを出力させると共に、バッファ６０の蓄積量を計測して出力するバッファ制御手段２０と、遅延の有無を監視し、遅延を検出した場合、遅延量を算出して出力する遅延検出手段３０と、バッファ制御手段２０から受信した蓄積量に基づいてクロック制御値を生成して出力すると共に、遅延検出手段３０から遅延量を受信した場合、該遅延量に対応する期間、所定のクロック制御値を出力するクロック制御手段４０と、クロック制御手段４０から受信したクロック制御値に基づいてクロックを生成して出力するクロック出力手段５０と、を備える。 （もっと読む）

【課題】 メモリカードからのデータを正しく得ることができ且つデータの転送効率を向上させることができるようにすること。
【解決手段】 実施形態によれば、ライトデータに対して返されるＣＲＣステータスを対象に、位相が異なる複数のクロックに従ってサンプリングを行うことによって複数の値を取得する動作を繰り返す複数のデータ入力手段（２５〜２７）と、前記複数のデータ入力手段により取得された複数の値の中から、前記ＣＲＣステータスの値として正しく取得された値を識別し、データ転送が成功したか否かを示す判定結果を所定のデバイスに通知する制御手段（２１）とを具備するホストコントローラが提供される。 （もっと読む）

【課題】高精度な時刻補正を簡易な構成で実現することができるＰＯＮシステムを得ること。
【解決手段】ＯＬＴ１が、ＯＮＵ２に接続する時刻同期クライアント３との間で時刻同期処理を実施するＰＯＮシステムであって、ＯＮＵ２は、上りフレームが時刻同期フレームである場合に、当該フレームを受信したＰＯＮクロック時刻を受信ＰＯＮクロックとして付与してバッファ部２３へ格納する上りフレーム識別部２２と、バッファ部２３から時刻同期フレームを読み出して、当該フレームの送信時のＰＯＮクロック時刻を送信ＰＯＮクロックとして付与してＯＬＴ１へ送信する上り送信制御部２４と、を備え、ＯＬＴ１は、時刻同期フレームの送信ＰＯＮクロックおよび受信ＰＯＮクロックに基づいてＯＮＵ２での遅延量を補正した時刻情報を時刻同期フレームに格納して時刻同期クライアント３へ送信する基準時刻補正部、を備える。 （もっと読む）

【課題】データ飛び、および同一データの重複出力を確実に防止しつつ、非同期クロック間で信号波を乗せ換える。
【解決手段】クロック乗せ換え回路は、第１のクロック信号に同期した信号波の値を示す時系列の複数の入力データをタップにて保持し、タップ係数指定手段により指定された複数のタップ係数をタップに保持している該複数の入力データのそれぞれに乗算し、各タップの乗算の結果を加算して得られたデータを出力データとして第２のクロック信号に同期して複数の出力データを出力する複数段のタップと、第１のクロック信号に対する第２のクロック信号の位相遅れを位相差として第２のクロック信号に同期して取得し、第２のクロック信号の該位相差を取得したタイミングにおける信号波の値を前記タップに保持されている入力データに基づいて算出するためのタップ係数を、位相差に応じて第２のクロック信号に同期して指定するタップ係数指定手段と、を有する。 （もっと読む）

【課題】 外部デバイスコントローラの外部デバイスから受信するデータが、外部デバイスコントローラの出力クロックに対して１サイクル以上遅延する場合、従来の構成では遅延の有無を検出できないことがある。
【解決手段】 外部デバイスコントローラのデータ取り込みタイミングを調節する際に、所定のゲーティング情報に基づいて外部デバイスコントローラの出力クロックをゲーティング又はゲーティング解除することで、データ取り込みタイミングを調節するためのキャリブレーションの精度を向上させる。 （もっと読む）

【課題】 外部デバイスから情報処理装置の受信するデータが、情報処理装置のクロックに対して１サイクル以上遅延する場合、情報処理装置側でデータを取り込むタイミングを調節する処理が増加してしまう。
【解決手段】 受信することになるキャリブレーションパターンとサイクル遅延量との関係を示す遅延情報を予め記憶しておくことで、サイクル遅延量（情報処理装置側のデータをラッチする機構の停止制御をする信号を遅延させる量に相当する）を検出する処理を短縮する。 （もっと読む）

【課題】導入に要するコストを抑え、高精度の時刻同期を実現すること。
【解決手段】時刻同期システムであって、マスタノード又は中継装置は、スレーブノードからマスタノードへ送信される制御メッセージが通信経路において受けたキューイング遅延を表す第一遅延量を計測する第一遅延計測部と、第一遅延計測部によって計測された第一遅延量をスレーブノードに通知する通知部と、を備え、スレーブノード又は中継装置は、マスタノードからスレーブノードへ送信される制御メッセージが通信経路において受けたキューイング遅延を表す第二遅延量を計測する第二遅延計測部を備え、スレーブノードは、通知された第一遅延量と、第二遅延計測部によって計測された第二遅延量と、を用いて、スレーブノードにおける時刻とマスタノードにおける時刻との差分を計算し、スレーブノードの時刻をマスタノードの時刻に同期させる時刻同期制御部を備える。 （もっと読む）

【課題】受信中にデータ・ウィンドウの有効期間が位相変動しても、データ受信を正常に行うことのできる通信インタフェース回路を提供する。
【解決手段】位相調整部１が、入力クロックＣＫの位相を調整して、受信クロックＣＫ０およびサンプリングクロックＣＫ１、ＣＫ２を出力し、レジスタ２が、受信クロックCＫ０で受信データＤＡＴ０〜ＤＡＴ３を取り込み、エッジ検出部３Ａが、レジスタ２の出力の値とサンプリングクロックＣＫ１でサンプリングした受信データの値とを比較して受信データのデータ・ウィンドウの有効期間の開始エッジを検出し、エッジ検出部３Ｂが、レジスタ２の出力の値とサンプリングクロックＣＫ２でサンプリングした受信データの値とを比較して上述の有効期間の終了エッジを検出し、位相シフト制御部４が、エッジ検出部３Ａおよびエッジ検出部３Ｂの検出結果に基づいて、受信クロックＣＫ０の位相の調整を位相調整部１へ指示する。 （もっと読む）

【課題】高分解能で受信タイミングを把握することができる複数の演算装置相互のデータ受信タイミング算出方法並び装置を提供する。
【解決手段】複数の演算装置相互にデータを送信し、前記複数の演算装置それぞれへの前記データの受信タイミングを算出する複数の演算装置相互のデータ受信タイミング算出方法において、前記演算装置のうちの１つを送信装置、他の演算装置を受信装置とし、前記送信装置から、シーケンシャル番号をふったデータを前記受信装置に送信し、前記受信装置は、前記データを内部に保有するバッファメモリに蓄積するとともに、前記バッファメモリに蓄積されたデータからシーケンシャル番号を２回以上連続で読み取り、該シーケンシャル番号の変化から前記データの受信タイミングを算出し、前記送信装置として使用する演算装置を前記データの送信１回ごとに順次変えていき、各送信装置から受信装置への受信タイミングを算出する。 （もっと読む）

【課題】オーバーラン・アンダーランを未然に防ぐためのタイミング調整用コードの送受信を必要なときに実行し、インタフェースの使用効率を上げる。
【解決手段】第１のクロック周波数に基づいて生成された受信データを一時記憶し、第２のクロック周波数に同期化を行うバッファと、バッファにおける、オーバーラン状態、及びアンダーラン状態とを検出し、オーバーラン状態又はアンダーラン状態の検出信号を出力するオーバーラン・アンダーラン検出部と、オーバーラン・アンダーラン検出部からの検出信号、及び受信データとして受信した第１のタイミング調整コードのうちの少なくとも一方を受けた場合に、第２のタイミング調整コードの送信要求を生成するタイミング調整コード送信制御部と、タイミング調整コード送信制御部からの送信要求に基づいて、第２のタイミング調整用コードの送信とパケット送信との送信データ調停を行う送信データ調停部と、を備える。 （もっと読む）