【課題】透明導電層上に金属層が形成された導電性積層体において、金属層をエッチングにより除去した際の透明導電層の抵抗の上昇を抑制する。
【解決手段】本発明の導電性積層体は、透明基材１の少なくとも一方の面に、少なくとも２層の透明導電性薄膜からなる透明導電性薄膜積層体２および金属層３がこの順に形成されている。透明導電性薄膜積層体２において、金属層３に最近接である第一透明導電性薄膜２１は、金属酸化物層または主金属と１種以上の不純物金属を含有する複合金属酸化物層であり、第一透明導電性薄膜以外の透明導電性薄膜２２は、主金属と１種以上の不純物金属を含有する複合金属酸化物層である。第一透明導電性薄膜２１における不純物金属の含有比が、前記透明導電性薄膜積層体２を構成する各透明導電性薄膜における不純物金属の含有比の中で最大ではないことにより、上記課題が解決される。 （もっと読む）

【課題】低温でも良好に薄膜形成できるｐ型ＺｎＯ系半導体材料を提供する。
【解決手段】
ＺｎＯとＮｉＯの混合材料をスパッタターゲットとして、スパッタリングすることにより、Ｚｎ_1-xＮｉ_ｘＯ薄膜を基板上に形成する。Ｚｎ_1-xＮｉ_xＯ（ｘは、ＺｎとＮｉの合計モル数に対するＮｉモル数の比率である）は、ＺｎＯとＮｉＯとが混合した酸化物であり、ｘの値は０．６５以下に設定してＺｎＯに対する価電子帯トップのオフセット量を１ｅＶ以内に抑えることが好ましく、ｘの値は小さい方が好ましい。一方、電気伝導タイプをｐ型とし、電気抵抗を低く抑えることを考慮すると、Ｚｎ_1-XＮｉ_XＯにおけるＸの値は０．１３以上であることが好ましい。 （もっと読む）

【課題】蒸着法にてＩＴＯ膜を成膜する場合に、酸素濃度の低下を防止して、ＩＴＯ膜の低抵抗化を図ることができる成膜方法を提供する。
【解決手段】Ｉｎ−Ｓｎ−Ｏ系の材料を蒸発材料３とし、この蒸発材料３を蒸着室１ａ内に配置して減圧下にて蒸発させ、この蒸着室１ａ内に配置した基板Ｗ表面に蒸着により透明導電膜を成膜する成膜方法において、成膜時に蒸着室１ａ内に酸素ガスと水蒸気ガスとを導入する。蒸着室１ａ内で水蒸気ガスを導入するガス導入口８３ａを基板Ｗの蒸着面に向け、基板Ｗに向かって直接水蒸気ガスが供給されるようにする。 （もっと読む）

【課題】電源電圧の供給の停止及び再開を行う構成において、揮発性の記憶装置と不揮発性の記憶装置との間のデータの退避及び復帰の必要のない半導体記憶装置を提供する。
【解決手段】不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成する。具体的に半導体記憶装置には、酸化物半導体を半導体層に有するトランジスタ及び容量素子に接続されたデータ保持部にデータを保持する構成とする。そしてデータ保持部に保持される電位は、電荷をリークすることなくデータの出力が可能なデータ電位保持回路及び電荷をリークすることなくデータ保持部に保持した電位を容量素子を介した容量結合により制御可能なデータ電位制御回路で制御される。 （もっと読む）

【課題】可能な限り占有面積が削減され、データ保持期間の極めて長いメモリ装置を提供する。
【解決手段】メモリ装置内のメモリ素子のセルトランジスタとして、リーク電流の極めて小さいトランジスタを用いる。さらにメモリセルの占有面積を縮小するために、ビット線とワード線とが交差する領域に、当該トランジスタのソース及びドレインが縦方向に積層されるように形成すればよい。さらにキャパシタは、当該トランジスタの上方に積層すればよい。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体を用いた書き込み用トランジスタ１６２、トランジスタ１６２と異なる半導体材料を用いた読み出し用トランジスタ１６０及び容量素子１６４を含む不揮発性のメモリセルにおいて、メモリセルへの書き込みは、書き込み用トランジスタ１６２をオン状態とすることにより、書き込み用トランジスタ１６２のソース電極（またはドレイン電極）と、容量素子１６４の電極の一方と、読み出し用トランジスタ１６０のゲート電極とが電気的に接続されたノードに電位を供給した後、書き込み用トランジスタ１６２をオフ状態とすることにより、ノードに所定量の電荷を保持させることで行う。また、読み出し用トランジスタ１６０として、ｐチャネル型トランジスタを用いて、読み出し電位を正の電位とする。 （もっと読む）

【課題】新たな構成の不揮発性の記憶素子、それを用いた信号処理回路を提供する。
【解決手段】第１の回路と第２の回路とを有し、第１の回路は第１のトランジスタと第２のトランジスタとを有し、第２の回路は第３のトランジスタと第４のトランジスタとを有する。第１の信号に対応する信号電位は、オン状態とした第１のトランジスタを介して第２のトランジスタのゲートに入力され、第２の信号に対応する信号電位は、オン状態とした第３のトランジスタを介して第４のトランジスタのゲートに入力される。その後、第１のトランジスタ及び第３のトランジスタをオフ状態とする。第２のトランジスタの状態と第４のトランジスタの状態との両方を用いて、第１の信号を読み出す。第１のトランジスタ及び第３のトランジスタは、チャネルが酸化物半導体層に形成されるトランジスタとする。 （もっと読む）

【課題】電力の供給が停止した後もデータを保持することができる、新たな構成の記憶素子を提供することを目的の一とする。
【解決手段】記憶素子は、ラッチ回路と、第１の選択回路と、第２の選択回路と、第１の不揮発性記憶回路と、第２の不揮発性記憶回路と、を有する。また、第１の不揮発性記憶回路及び第２の不揮発性記憶回路は、それぞれトランジスタ及び容量素子を有する。第１及び第２の不揮発性記憶回路のそれぞれが有するトランジスタは、チャネルが酸化物半導体膜に形成されるトランジスタである。当該トランジスタは、オフ電流が極めて低いため、トランジスタと容量素子の接続点であるノードにデータが入力された後、トランジスタがオフ状態となり、電源電圧の供給が停止しても、長期間にわたりデータを保持することができる。 （もっと読む）

【課題】データの保持期間を確保しつつ、単位面積あたりの記憶容量を高めることができる記憶装置を提供する。
【解決手段】複数のビット線を幾つかのグループに分割し、複数のワード線も幾つかのグループに分割する。そして、一のグループに属するビット線に接続されたメモリセルには、一のグループに属するワード線が接続されるようにする。さらに、複数のビット線は、複数のビット線駆動回路１０２ａ，１０２ｂ，１０２ｃによってグループごとにその駆動が制御されるようにする。加えて、複数のビット線駆動回路１０２ａ，１０２ｂ，１０２ｃと、ワード線駆動回路１０１とを含めた駆動回路上に、セルアレイ１０３ａ，１０３ｂ，１０３ｃを形成する。駆動回路とセルアレイ１０３ａ，１０３ｂ，１０３ｃが重なるように三次元化することで、ビット線駆動回路が複数設けられていても、記憶装置の占有面積を小さくすることができる。 （もっと読む）

【課題】耐食性および導電性に優れる耐食導電性皮膜を提供する。
【解決手段】本発明の耐食導電性皮膜は、Ｐ、ＴｉおよびＯからなるアモルファス相を少なくとも一部に有してなる。この耐食導電性皮膜が基材表面に形成された耐食導電材は、従来になく優れた耐食性および導電性を発現する。特にＴｉ原子比（Ｔｉ／Ｔｉ＋Ｐ）が０．５〜０．８である場合やＮが導入された場合、その耐食導電性皮膜の耐食性は、導電性を低下させることなく著しく向上する。本発明の耐食導電性皮膜は、腐食環境下で高い導電性が要求される電極等に用いられると好ましい。例えば、本発明の耐食導電性皮膜により表面が被覆された燃料電池用セパレータは、耐食性および導電性に優れて好適である。 （もっと読む）