説明

国際特許分類[C23C16/02]の内容

国際特許分類[C23C16/02]に分類される特許

31 - 40 / 279


【課題】積層体の長手方向に、基材と保護フィルムとの密着力が変化した場合であっても、基材と保護フィルムとを適正に剥離させることができ、基材の搬送テンションが緩んで、ツレシワが発生したり、熱ダメージを受けて、基材が損傷することを防止する。
【解決手段】処理を行なう前の積層体の搬送中に、基材上の保護フィルムの有無を検出する第1検出工程と、第1検出工程と成膜処理との間に、基材上の保護フィルムの有無を検出する第2検出工程と、第1検出工程と第2検出工程の検出結果に応じて、第1検出工程と第2検出工程との間で、保護フィルムが基材から剥離するように、剥離力を制御する制御工程とを有することにより、前記課題を解決する。 (もっと読む)


【課題】成膜原料としてコバルトカルボニルを用いてCo膜を成膜する場合に、下地との密着性を良好にすることができる成膜方法を提供すること。
【解決手段】処理容器1内に基板Wを配置し、処理容器1内に気体状のコバルトカルボニルを供給し、基板W上でコバルトカルボニルを熱分解させて基板W上にCo膜を成膜するにあたり、基板WのCo膜の下地が、Co膜との界面近傍に混合層を形成する材料で構成されており、基板Wの加熱温度を190〜300℃とする。 (もっと読む)


【課題】ポリイミド膜に対して高い密着性を有するコバルト膜を成膜する方法を提供する。
【解決手段】成膜装置100の処理容器1内で、処理容器1内にCOガスを導入しながら、ポリイミド膜81が形成されたウエハWを110℃以上400℃以下の温度で加熱し、ポリイミド膜81を熱処理する。熱処理によって、ポリイミド膜81中の分子が熱分解し、膜密度が減少するとともに、表面粗度が大きくなる。その後、処理容器1内に成膜原料であるCo(CO)を導入してCVD法によりポリイミド膜81上にコバルト膜83を堆積させる。 (もっと読む)


【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板10は、単結晶シリコン基板11と、前記単結晶シリコン基板11の最表面を除く表層領域に形成された転位層12と、前記単結晶シリコン基板11の前記最表面に形成されたバッファ層13と、前記バッファ層13の表面に形成された窒化ガリウム層14とを備えている。転位層12は、窒化ガリウム層14が形成された単結晶シリコン基板14の表層領域に転位が発生し且つ単結晶シリコン基板11の最表面には転位が発生しない条件下でイオン注入することにより形成される。イオン注入では、ドーズ量が5E+14atoms/cm以上5E+17atoms/cm以下のアルゴンイオンを注入する。 (もっと読む)


【課題】エピタキシャル膜成長を行う際に、基板表面へのエッチングダメージを軽減して、良質なエピタキシャル膜を得る技術を提供する。
【解決手段】表面に絶縁体面と半導体面とを有する基板を処理室内に搬送する工程と、前記処理室内に搬送された基板に対し、水素含有ガスと塩素含有ガスとを供給し、前記基板の前記半導体面をエッチングするエッチング工程と、前記エッチングされた基板に対し、水素含有ガスを供給して基板表面の残留塩素を除去する第1パージ工程と、前記残留塩素を除去された基板に対しシリコン含有ガスを供給し、前記基板の半導体面にシリコン含有膜を形成する成膜工程とを備え、前記エッチング工程と第1パージ工程とを含む工程を連続して2回以上実施するよう半導体装置の製造方法を構成する。 (もっと読む)


【課題】表面ラフネスの精度をさらに改善でき、進展するコンタクトホールやラインなどの微細化に対応可能なアモルファスシリコンを成膜できる成膜装置を提供すること。
【解決手段】下地を有した被処理体1を収容する処理室101と、処理ガス供給機構114と、加熱装置133と、排気機構132と、コントローラ150とを具備し、コントローラ150が、加熱した下地にアミノシラン系ガスを流し、下地の表面にシード層を形成する工程と、加熱した下地の表面のシード層にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層上にアモルファスシリコン膜を形成する工程とが実施されるように処理ガス供給機構114、加熱装置133及び排気機構132を制御し、シード層を形成する工程における下地の加熱温度及び処理時間を、アモルファスシリコン膜を形成する工程におけるそれらよりも低く及び短くする。 (もっと読む)


【課題】エピタキシャル層の形成時のオートドープを確実に抑制することで、エピタキシャルウェーハの抵抗率均一性を向上させ、周縁部まで効率的にデバイスの形成が可能なエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供する。
【解決手段】一面10a側に第一のエピタキシャル層11を形成したシリコン単結晶基板10は、次に、堆積物除去工程を行う。この堆積物除去工程では、シリコン単結晶基板10の面取り部10cを、例えば鏡面研磨することによって、第一の成長工程S1で生じた堆積物Pを除去する。 (もっと読む)


【課題】クリーニング・プロセスの結果生じる副産物がウェファを汚染することを防止する、収集プロセスを提供すること。
【解決手段】装置及びそれを作動させる方法。この方法は、チャンバ(200)を含む装置を準備するステップを含み、チャンバは、第1(260a)及び第2(260b)の入口と、チャンバ内のアノード(210)及びカソード(230)構造体と、カソード構造体(230)上のウェファ(100)とを含む。クリーニングガス(260b)は、第1の入口を通じてチャンバ内に注入される。収集ガス(260a)は、第2の入口を通じてチャンバ内に注入される。クリーニング・ガスはイオン化されたときに、ウェファの上面をエッチングしてチャンバ内に副産物混合物をもたらす性質を有する。収集ガスは、副産物混合物がウェファの表面に再度堆積することを防止する性質を有する。 (もっと読む)


【課題】1つの実施形態は、例えば、CVD装置による成膜処理に対する新規な前処理を行うことができる基板処理装置及び成膜システムを提供することを目的とする。
【解決手段】1つの実施形態によれば、CVD装置による成膜処理を行う基板の前処理を行なうための基板処理装置であって、前記基板を保持する基板ステージが配された基板処理室と、前記基板処理室内で前記基板ステージを介して前記基板を加熱する加熱部と、前記基板処理室内で、前記加熱部により加熱された前記基板の表面を酸化する酸化処理部と、前記基板処理室内で、前記酸化処理部により酸化された前記基板の表面に有機溶剤を塗布する塗布処理部とを備えたことを特徴とする基板処理装置が提供される。 (もっと読む)


【課題】半導体デバイス用基板として有用な大面積でかつ歪が少ない高品質単結晶ダイヤモンドを安定して得ることを目的とする。
【解決手段】1主面から2つの互いに直交する直線偏光の合成とみなされる直線偏光を照射して、対面の主面から出射した2つの互いに直交する直線偏光の位相差が、試料全体にわたり、試料厚さ100μmあたり最大50nm以下であることを特徴とする気相合成法により成長された単結晶ダイヤモンドである。 (もっと読む)


31 - 40 / 279