【課題】従来技術の半導体集積回路では、タイミング調整に工数がかかるという問題があった。
【解決手段】本発明にかかる半導体集積回路は、外部メモリと接続される複数の信号線に対応して個別に設けられ前記対応する信号線のタイミングを決定する回路ブロックをマクロ化した論理セル群１１〜１５と、論理セル群１１〜１５のそれぞれに対応して設けられたＩＯバッファ２１〜２６と、を有する。そして、論理セル群１１〜１５と対応するＩＯバッファ２１〜２６とを結合する配線のそれぞれが略同じ長さを有することを特徴とする。 （もっと読む）

【課題】タイミング収束のイタレーションを削減する。
【解決手段】半導体集積回路６００のクロックツリー７００Ａが、分周器７５２が追加されたクロックツリー７００Ｂで置換されない場合について、モジュール７６１及び７６２に関するホールドエラー値ＨＥＶ１を算出する（Ｓ１０５）。クロックツリー７００Ａがクロックツリー７００Ｂで置換された場合について、モジュール７６１及び７６２に関するホールドエラー値ＨＥＶ２を算出する（Ｓ１０７）。ホールドエラー値ＨＥＶ１及びＨＥＶ２に基づいて、クロックツリー７００Ａをクロックツリー７００Ｂで置換することで半導体集積回路６００のホールドエラーが削減されるか判定する（Ｓ１０８）。半導体集積回路６００のホールドエラーが削減されると判定された場合、クロックツリー７００Ａがクロックツリー７００Ｂで置換された半導体集積回路６００を記述する回路データを生成する（Ｓ１０９）。 （もっと読む）

【課題】クロックツリー設計において、簡潔なスキュー調整をすることができるレイアウト装置及びレイアウト方法を提供すること。
【解決手段】本発明にかかるレイアウト装置１は、想定スキュー値記憶部１４１、遅延挿入部１３３、遅延調整部１３４を備える。想定スキュー値記憶部１４１は、クロックツリーの段数に応じて予め定められた想定スキュー値を格納する。遅延挿入部１３３は、想定スキュー値が要求スキュー値以下である場合、当該クロックツリーの最上位側に遅延調整バッファ２０６を挿入する。遅延調整部１３４は、クロックツリーのスキュー値が要求スキュー値以下となるように、クロックツリーの配線後に、遅延調整バッファ２０６の遅延を調整する。 （もっと読む）

【課題】入力クロックの周波数変化に依存して変調プロファイルが変化しないスペクトラム拡散クロックジェネレータを提供する。
【解決手段】スペクトラム拡散クロックジェネレータは、切替信号に応じて入力クロックを遅延し、出力クロックとして出力する遅延ラインと、入力クロックの周期を計測する入力クロック周期計測部と、入力クロック周期計測部の計測結果に応じて、１変調周期当たりの出力クロックのサイクル数、および、あらかじめ設定された変調度に対応する入力クロックの所定サイクル当たりの出力クロックの周期の変調ステップ幅を算出し、算出されたクロックサイクル数および変調ステップ幅に基づいて切替信号を生成する遅延ライン制御部とを備えている。 （もっと読む）

【課題】半導体集積回路のＣＴＳにおいて、クロック遅延時間を削減すること。
【解決手段】ＣＴＳ装置は、クロックドメインに接続された複数のフリップフロップの重心座標を求め、求めた重心座標と各フリップフロップとの距離を算出し、重心座標から遠いフリップフロップから順に、重心座標からのクロックラインにおける遅延時間をクロック遅延時間として算出し、前段のフリップフロップとの距離を求め、求めた距離からデータパスにおける遅延時間をデータ遅延時間として算出し、クロック遅延時間とデータ遅延時間との和がクロックドメインのクロックの１周期よりも長いフリップフロップを選択し、選択されたフリップフロップと前段のフリップフロップとのデータパスがフォルスであると判定された場合には、選択されたフリップフロップをスキュー調整の対象外としてクロックツリーを合成する。 （もっと読む）

【課題】
クロック配線からのクロストークを抑制できるクロック送受信回路を提供する。
【解決手段】
クロックを送信し送信した前記クロックを受信するクロック送受信回路において，入力クロックを入力し擬似乱数ビット列に基づく第１のクロックを生成する擬似乱数ビット列生成ユニットと，第１のクロックと入力クロックとを入力し排他的論理演算を行い第２のクロックを生成する送信側排他的論理演算器とを有する送信ユニットと，送信ユニットが生成する前記第１，第２のクロックを伝播する第１，第２のクロック配線と，第１，第２のクロック配線を伝播してきた第１，第２のクロックを入力し排他的論理演算を行い出力クロックを生成する受信側排他的論理演算器を有する受信ユニットとを有する。 （もっと読む）

【課題】製造バラつきの下で、クロックスキューの最小化しつつ、クロック信号部での消費電力を最小化する半導体集積回路の設計方法、設計装置および、コンピュータプログラムを提供する。
【解決手段】メッシュ配線構造を駆動するバッファツリーを生成するグローバルクロック構造生成部１０４と、クロック素子の配置分布とクロックゲーティング構造を考慮してクラスタを生成するクロック素子クラスタ生成部１０６と、そのクラスタに含まれるクロック素子が属するゲーティッド回路にクロック信号を分配するゲーティングセルを複製して、クラスタを駆動するゲーティングセルとして挿入するゲーティングセル複製・挿入部１０７と、ローカルクロック構造生成部１０９と、タイミング解析結果に基づき、クロック素子クラスタを駆動するゲーティングセルの駆動能力を調整するゲーティングセル駆動能力調整部１１１と、を備える。 （もっと読む）

【課題】スイッチング時におけるセルによる消費電力を削減することができる半導体集積回路のレイアウト装置及びクロックゲーティング方法を提供すること。
【解決手段】本発明にかかるレイアウト装置５１は、イネーブル信号生成処理部５５と、クロックゲーティング回路追加処理部５６とを備えている。イネーブル信号生成処理部５５は、第１の分岐点よりも後段に位置する第１のクロックゲーティング回路に入力される第１の制御信号と、第１の分岐点よりも後段に位置する同期回路の位置とに基づいて、第２のクロックゲーティング回路に入力する第２の制御信号を生成する。クロックゲーティング回路追加処理部５６は、第２の制御信号と、第２のクロックゲーティング回路よりも後段に位置する回路素子数と、に基づいて、第２のクロックゲーティング回路を配置する。 （もっと読む）

【課題】本発明は動的バスクロックを制御するための装置及び方法に関する。
【解決手段】本発明による動作バスクロックを制御するための装置は、少なくとも一つのマスターモジュールと、少なくとも一つのスレーブモジュールと、前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュールが送受信するデータを媒介するバスと、前記少なくとも一つのマスターモジュールの動作情報（Ａｃｔｉｖｉｔｙ）を考慮してバスクロックの周波数を決定するバス周波数制御機と、前記バス周波数制御機で決定した周波数を発生させて生成したクロックを前記少なくとも一つのマスターモジュールと前記少なくとも一つのスレーブモジュール及び前記バスに提供するクロック発生器と、を含む。 （もっと読む）

【課題】 デジタル回路間におけるクロックスキューを調整することができる電子機器を安価に提供することを目的とする。
【解決手段】 第１クロック信号ＣＫ１を遅延させて第２クロック信号を生成する位相調整回路１２と、第１クロック信号ＣＫ１に同期して動作する制御回路１５と、第２クロック信号ＣＫ２に同期して動作し、制御回路１５との間でデータ入出力を行う制御回路２５と、制御回路１５，２５間の同期を判定する同期判定部１５３と、この判定結果に基づいて第２クロック信号ＣＫ２の遅延量を決定する遅延量制御部１４１とを備えている。位相調整回路１２は、第１クロック信号ＣＫ１を遅延させるゲート回路１２０と、上記遅延量に基づく電源電圧をゲート回路１２０に供給する電源供給回路１２１とを備え、ゲート回路１２０の電源電圧を変化させることにより、制御回路１５，２５間のクロックスキューを抑制する。 （もっと読む）