【課題】効率のよい誤り検出訂正方法を提供する。
【解決手段】実施形態の誤り検出訂正方法は、低密度パリティ検査符号の検査行列のタナーグラフに対応して設定されたチェックノード２０からチェックノード２０に接続されている複数のビットノードに向け信頼度αを伝搬する処理と、ビットノードからビットノードに接続されている複数のチェックノード２０に向け信頼度βを伝搬する処理と、を繰り返す、サムプロダクトアルゴリズムを用いた復号処理において、チェックノード２０が２ビット以上のパリティを備える。 （もっと読む）

【課題】受信側で伝送誤り検出と、冗長系毎の演算データの誤りと故障診断とを可能とした冗長化制御システムの演算データの伝送方法を提供することを目的とする。
【解決手段】第１の演算データを生成し、返信時の誤り検出用の第１の生成アルゴリズムを使用して第１の生成データを生成するステップと、第２の演算データを生成し、誤り検出用の第２の生成アルゴリズムを使用して第２の生成データを生成するステップと、相互に第１／第２の演算データとを比較照合するステップと、一致した演算データと、第１／第２の生成データとを含む伝送データを送信するステップと、受信装置では、演算データと予め設定された第１／第２の生成アルゴリズムとから第３／第４の生成データとを生成するステップと、第１／第３の生成データとを、また、第１／第３の生成データとを比較照合して、受信した演算データの誤りを検出するステップとを備えた演算データの伝送方法。 （もっと読む）

【課題】高い強固であり、且つ高い信頼性を有するデータ処理システムを提供する。
【解決手段】データ処理システムは、周辺装置用バスインタフェースと動作可能に接続された第１マスタと、周辺装置用バスインタフェースに動作可能に接続された複数の周辺装置とを含む。第１マスタは、前記周辺装置用バスインタフェースを介して複数の周辺装置の各々と通信する。該データ処理システムにおける方法は、第１マスタによって設定情報を複数の周辺装置のうちの第１周辺装置に書き込みを開始することを含む。書き込み開始に応答して、第１周辺装置に格納するために周辺装置用バスインタフェースを介して設定情報が供給される。設定情報の第１エラーシンドロームは、周辺装置用バスインタフェースによって生成される。供給された設定情報は第１周辺装置に格納され、第１エラーシンドロームは周辺装置用バスインタフェースの記憶回路に格納される。第１エラーシンドロームは、次のエラー検出中に、設定情報の完全性をチェックするように使用され得る。 （もっと読む）

【課題】多数のＥＣＵがネットワークを介して協調動作を行う車両制御システムにおいて
、低コストでネットワーク内の障害ノードを正確に特定する。
【解決手段】各ノードは、ネットワーク内ノード状態判定手段，自ノードによるノード状
態判定結果送信手段および他ノードによるノード状態判定結果受信手段、および障害ノー
ド特定手段から構成され、前記ネットワーク内ノード状態判定手段による判定結果を他ノ
ードと相互に交換することにより、障害ノードを特定する。 （もっと読む）

【課題】高速に符号化処理を実行可能なプロセッサを提供する。
【解決手段】プロセッサは、演算論理ユニットと、ＸＯＲ回路及びＡＮＤ回路を含む符号化ユニットと、第１命令のデコード結果に応じて演算論理ユニットを制御して演算処理を実行させると共に、第１命令とは別の第２命令のデコード結果に応じて符号化ユニットを制御して再帰的畳み込み符号化処理を実行させる命令デコード部と、演算論理ユニットにより実行する演算処理のオペランドを格納するとともに、符号化ユニットにより実行する符号化処理に用いるデータ及びパラメータを格納するレジスタとを含む。 （もっと読む）

【課題】データの処理時間を短縮するデータ処理回路及びデータ処理方法を提供する。
【解決手段】制御用ビットを含むデータを受信する受信回路２１１と、受信回路２１１から出力されたデータを保持する保持回路２１５と、受信回路２１１から出力されたデータのエラーを検出するエラー検出回路２１２と、エラー検出回路２１２により検出された制御用ビットのエラーである第１エラーを訂正する第１訂正回路と、エラー検出回路２１２で第１エラーが検出されないときは、保持回路２１５を経由したデータを出力し、エラー検出回路２１２で第１エラーが検出されたときは第１エラーが訂正されたデータを出力する出力選択回路と、を有する。 （もっと読む）

【課題】 この発明は、計算機が通常動作の状態でも、エラー検出機能の検出結果からエラー検出機能を診断する、計算機の診断装置を提供する。
【解決手段】 この発明の計算機の診断装置は、診断用データを格納した診断用メモリ３１と、この診断用メモリ３１からＣＰＵ（中央演算処理装置）１０が読み出したデータを基準データと比較し、その結果をメモリアクセスエラー情報格納部２１に記憶するメモリアクセスエラー検出部２０と、このメモリアクセスエラー情報格納部２１を確認した後に消すメモリアクセスエラー検出部診断処理１１と、を備えるものである。 （もっと読む）

【課題】動作に重要なプログラムが書き込まれているフラッシュＲＯＭ上の物理的な記憶領域のデータが不良になっている場合にもプログラムを実行できるようにする。
【解決手段】この情報処理装置は、複数のカラムを一単位とするブロック単位にデータを記憶可能な物理的な記憶領域を有するフラッシュメモリと、プログラムデータを複数のブロックに分けて前記物理的な記憶領域に書き込み、各ブロックに付与した第１のエラー訂正符号を前記物理的な記憶領域に書き込み、前記プログラムデータに付与した第２のエラー訂正符号を前記フラッシュメモリに書き込む書き込み装置とを備える。 （もっと読む）

【課題】処理効率のよい誤り検出訂正回路１を提供する
【解決手段】ＬＤＰＣ誤り検出訂正回路１は、サイズｐの単位行列からなるブロックと複数のシフトブロックとからなる検査行列Ｈをもとに、受信データを、ｐ個のグループに分割するセレクタ２３と、グループをＹ個のサブグループに分割するセレクタ３６と、確率βを算出するためのＬＭＥＭ変数を第１のアドレスと関連付けて格納するビットノード記憶部２６と、外部値αを算出するためのＴＭＥＭ変数を第２のアドレスと関連付けて格納するチェックノード記憶部３１と、チェックノード記憶部３１に格納されたＴＭＥＭ変数に対してシフト値にもとづくローテイト値のローテイト処理を行うローテイター３５と、サブグループ単位で並列演算処理を行う（ｐ／Ｙ）個の演算回路からなる演算ユニット３０と、全体の制御を行う制御部２０と、を具備する。 （もっと読む）