【課題】ＥＣＣによる訂正可能なビット数以上のエラー訂正を行うことを可能にする。
【解決手段】本発明によるエラー訂正方法は、記憶領域からデータを読み込んだ際、誤り訂正符号を用いてビットエラーの検出を行い、また、前記ビットエラー検出ステップにより検出されたビットエラーの場所及び正しい値の情報を含むビットエラー情報を所定の代替領域に書き込む。次に前記記憶領域からデータを読み込んだ際（ステップＳ１０１）、前記代替領域を検索して前記ビットエラー情報があると判断する場合に（ステップＳ１０２／ある）前記ビットエラー情報に基づきデータを修正する（ステップＳ１０４）。 （もっと読む）

【課題】データに対するチェックデータの比率を大きくすることなく、ソフトエラーに起因するデータの２ビットエラーを訂正できるようにする。
【解決手段】チェックデータ生成部３１は、データＤに対するチェックデータＣを生成し、チェックデータメモリ２に格納する。また、データＤは、チェックデータメモリ２とは別のデータメモリ１に格納する。このように、データＤとチェックデータＣと物理的に異なるメモリ１、２に格納することにより、ソフトエラーに起因してデータＤとチェックデータＣとの両方に同時に１ビットエラーが発生する確率を無視できるほど小さくすることができる。この結果、上記パターンのビットエラーを訂正するためのエラー訂正機能をチェックデータに組み込まなくとも良くなるので、チェックデータＣのビット数を少なくすることができる。 （もっと読む）

【課題】本発明は、レーザー攻撃による誤動作を回避するコトが可能な半導体装置、半導体装置の制御方法および半導体装置の制御プログラムを提供することを目的とする。
【解決手段】データ情報を処理する半導体装置（１０１）において、データ情報読み込みコマンドを処理するデータ情報読み込みコマンド処理手段（１０２ａ）と、前記データ情報を前記半導体装置（１０１）から読み込む、データ情報読み込み手段（１０２ｂ）と、を備え、前記データ情報読み込みコマンド処理手段（１０２ａ）は、前記データ情報読み込みコマンドの引数を前記半導体装置（１０１）の前記データ情報のアドレス情報に変換する引数変換手段（Ｓ２、Ｓ２０）と、前記アドレス情報と同じ値を少なくとも二つ以上の引数として、前記データ情報読み込み手段（１０２ｂ）に入力する引数入力手段（Ｓ３）とを備えることを特徴とする構成である。 （もっと読む）

【課題】コストアップを可及的に抑制しながら、信号経路における信号伝送状態を検査することのできる検査システムを提供する。
【解決手段】複数のビットにより生成され得る複数パターンの信号列を所定のルールに基づいて複数のグループに区分した場合に当該グループ内の各信号を予め定められた同一の出力信号に変換し且つグループごとに異なる出力信号を算出する関数に基づく演算を、前記複数のビットをもつテストデータが信号経路上で伝送されたときに該信号経路から受信した信号に対して行う演算部３５３と、該演算部３５３から出力され得る出力信号のうち１の出力信号を信号経路における信号伝送状態が正常である場合に得られる正常信号として記憶するハッシュ値記憶部３５２と、演算部３５３の出力信号と正常信号とが一致するか否かに応じて前記信号伝送状態が正常であるか否かを判断する判断部３５４とを備えた。 （もっと読む）

【課題】フラッシュファイルシステムのようなフラッシュメモリにデータを読み書きする場合は誤り訂正手段が不可欠である。しかし、誤り訂正機能を使用するときの演算量は大変多くの時間を消費する。
【解決手段】そこで、誤り訂正を行う前に誤り検出のみ行い、誤りがあった場合だけ適切な誤り訂正を行ったり、フラッシュメモリ上のプログラムやデータの種類により、誤り訂正手段の誤り検出数と誤り訂正数を可変して、誤り訂正の処理時間を短縮した。 （もっと読む）

単一の仮想化ＥＣＣ-ＮＡＮＤコントローラが、ＥＣＣアルゴリズムを実行し、ＮＡＮＤフラッシュ・メモリのスタックを管理する。この仮想化ＥＣＣ-ＮＡＮＤコントローラは、スタック内の選択されたＮＡＮＤメモリ・デバイスにデータをリダイレクトし、その一方で、ホスト・プロセッサがフラッシュ・メモリ・デバイスのスタックを単一のＮＡＮＤチップとして駆動することを可能にする。
（もっと読む）

【課題】 情報処理装置等のサスペンド状態からの速やかなレジューム動作に関する技術を提供する。
【解決手段】 レジューム機能を備える情報処理装置であって、前記情報処理装置で稼動するアプリケーションと、前記アプリケーションが動作するメモリ領域と、前記メモリ領域の内容が保持されているかレジューム時に点検する点検手段と、サスペンド要求を受信した場合、サスペンド状態に移行する手段と、サスペンド状態からの復帰要求を受信した場合、サスペンド状態からの復帰処理を行う復帰手段とを備え、レジューム時は前記点検手段と前記復帰手段とが並列動作することを特徴とする情報処理装置。 （もっと読む）

ａ）データを複数のデータサブセット（Ａ，Ｂ）に分割し、ｂ）複数のデータサブセット（Ａ，Ｂ）からパリティデータ（Ｐ）を生成することで、前記複数のデータサブセットのうちの１つ又は複数のデータサブセットが、残りデータサブセットとパリティデータ（Ｐ）とから再生成されるようにすることにより、データを記憶、検索、送信、又は受信する。ステップａとｂとが、前記複数のデータサブセット及び前記パリティデータの各々に対して繰り返されることにより、更なるデータサブセットと更なるパリティデータとが生成され、ｄ）前記更なるデータサブセットと前記更なるパリティデータとが別々の記憶場所（３８０）に記憶されるか、又は送信される。 （もっと読む）

【課題】符号化に係る処理を高速化する。
【解決手段】組み合わせ回路２５３では、(ＮＫ)段レジスタ２５１の上位２ｐシンボルから逐次ｑ_j（ｘ^2p）の係数を得て、これらの２ｐ個の係数と生成多項式を乗算した値を、レジスタ出力および新たな２ｐ個の情報シンボルからなる値より減算することによって、次のレジスタ入力値に用いる。レジスタから得られる２ｐシンボル分の係数ｑ_j（ｘ^2p）は同時に得られるため、係数と生成多項式の乗算は同時に行なうことができる。本発明は、符号化を行う装置のパリティを生成する回路に適用することができる。 （もっと読む）

【課題】効率が良く、かつ信頼性の高いエラー訂正回路を実現する。
【解決手段】エラー訂正回路３は、ＥＣＣフレームが、第２のエラー訂正回路３Ｂの符号化器７Ａによる符号化時に複数のデータ列の第１のパリティデータを縮退処理後に分割した分割共有パリティデータを保持し、復号時に第２のエラー訂正回路３Ｂの復号器８Ａによる分割共有パリティデータを合成した合成共有パリティデータと、復号されたＥＣＣフレームから符号化器７Ａが再生成した再生成共有パリティデータとを比較して、復号器８Ａの誤訂正をチェックする。 （もっと読む）