【課題】共有されたエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するシステム、方法および装置を提供する。
【解決手段】メモリ・システムは、ホストとメモリ・デバイスとの間でデータを転送するためにデータ・フレームを使用する。システムは（別個のビット・レーンを介してではなく）データ・フレーム内で一つまたは複数のデータ・マスク・ビットも転送してもよい。システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム（巡回冗長符号すなわちCRCのような）を生成してもよい。データ・ビット、データ・マスク・ビットおよびチェックサム・ビットは共通フレームにおいて転送される。 （もっと読む）

【課題】ＩＤコードをより確実に切り替えるＣＰＵポート設定方法を提供する。
【解決手段】
ＣＰＵポート設定方法は、２つのＩＤコードを４つのビット値の組で各々冗長に表現し、該組の各々は４つのビットで相互に値が異なり、ＣＰＵ２の入力ポートの一部分をＩＤポート１０(a、b、c、d)として割り当て、２つのＩＤコードのうち１つに対応するビット値の組をＣＰＵ２に読み取り可能に設定し、ＩＤポート１０を介してビット値の組を読み込み、読み込んだビット値の組が２つのＩＤコードのいずれのビット値の組に一致するかを判定し、一致した場合、当該ＩＤコードを採用し、読み込まれたビット値の組が２つのＩＤコードのいずれかのビット値の組から１ビットで値が異なっている場合、読み込まれたビット値の組を、異なる当該ＩＤコードのビット値の組に訂正し、該ＩＤコードを採用する、各工程を備える。 （もっと読む）

【課題】
PCI-Expressバスに代表される汎用のＩＯバスを有するサーバにおいて、３２ｂｉｔアドレッシングモードのＩ／Ｏアクセスを可能とするＬＰＡＲ環境を提供する。
【解決手段】
(1) LPAR上のOSで発行されたIOトランザクションが32bitフォーマットであった場合で、かつ変換後の絶対アドレスが32bit空間を超えている場合に、IOトランザクションのパケットフォーマットを変換する。
(2) LPAR上のOSで発行されたIOトランザクションにECRCが付与されていた場合に、ECRCを再計算して最終受領先で正常に受信できるようにする。
(3) ECRCが既にエラーになっていた場合には、同じエラーを再現するようなECRCパターンを生成してパケットに付与する。
(4) 前記のECRC生成について、32bitと64bitのCRC演算器を搭載して同時に計算し、パケット生成時にバス上のデータ長を元に正しいCRC演算結果を選択する。 （もっと読む）

【課題】メインプログラムをＮＡＮＤ型フラッシュメモリに格納する情報処理装置において、ブートストラッププログラムをＮＯＲ型フラッシュメモリに格納すると、システムのコストが高くなる。
【解決手段】電源投入後、転送装置１４は、第１の記憶装置１１に格納された、第１の誤り検査符号１１４付きのブートストラッププログラム１１１を検出し、誤り検出／訂正処理を施して第２の記憶装置１２に転送する。転送が正常に完了した場合、ＣＰＵ１０は、第２の記憶装置１２上のブートストラッププログラム１１１を実行することにより、第２の誤り検査符号１１５付きのメインプログラム１１２に誤り検出／訂正処理を施して第３の記憶装置１３に転送し、第３の記憶装置１３上のメインプログラム１１２に分岐する。これにより、ＮＯＲ型フラッシュメモリを使用せずに、システムブートを行える。 （もっと読む）

【課題】データの完全性を保守するための方法および装置が提供される。
【解決手段】ある局面の方法に従うと、物理的なチェックサム計算がデータブロック上で行なわれる（４０４）。物理的なチェックサム計算を行なった後、論理チェックが、データブロック内に含まれるデータ上で行なわれる（４０６）。データブロックが論理チェックをパスすると、データブロックは不揮発性メモリに書込まれ得る（４１０）。その後、データブロックが不揮発性メモリから読出されると、物理的なチェックサム検証手順がデータブロック上で行なわれて（４１２）、データブロック内に含まれるデータ上で論理チェックが行なわれた後にデータブロックが破損したかが判断される。 （もっと読む）

一実施形態では、それぞれが量子期間中のプロセッサ構造の動作に関するプロセッサメトリックに基づいてプロセッサの脆弱性計測値を検出する量子検出器を、脆弱性計測値に基づいて誤り軽減ユニットを制御するコントローラとともに提供する。他の実施形態も記載され請求されている。 （もっと読む）

【課題】消失訂正を利用した誤り訂正処理の訂正効率を向上させることのできる誤り訂正装置、データ読み出し装置及び誤り訂正方法を提供する。
【解決手段】誤り訂正回路２０は、左側訂正ブロックで発生した誤りの位置を示す誤り位置情報に基づいて、右側訂正ブロックの各ＰＩ符号語が、バーストエラーが発生していると推測されるバーストエラーラインであるか否かを判定する判定回路２３を備える。誤り訂正回路２０は、バーストエラーラインと判定された右側訂正ブロックのＰＩ符号語に対し、ＰＯ方向の消失訂正のための消失フラグを設定し、その設定した消失フラグを用いて右側訂正ブロックに対するＰＯ方向の消失訂正を行う訂正回路２１を備える。 （もっと読む）

【課題】マイクロプログラムの読出し時にＳＥＵを生じた場合においても対処できるマイクプロセッサを得る。
【解決手段】マイクロプログラム格納ＲＯＭ１に格納されるマイクロ命令にパリティを付加する。パリティチェック回路５は、マイクロ命令レジスタ４に格納されたマイクロ命令のパリティチェックを行い、エラー検出時はパリティエラー検出信号を送出する。マイクロ命令実行部６は、パリティチェック回路５からパリティエラー検出信号が送出された場合は、例えば、マイクロプロセッサの実行を停止させる。 （もっと読む）

【課題】命令実行がプログラム順序に関係なく行われるマイクロプロセッサを用いた多重化システムにおいて、容易にシグネチャ生成できるようにする。
【解決手段】命令実行がプログラム順序に関係なく行われるマイクロプロセッサにおいて、命令が実行され、実行終了した命令の結果がプログラム順に並べ直されて命令実行が確定された、ということを示す完了命令情報を用いてシグネチャを生成する。 （もっと読む）

データ記憶プロセスにおいてデータ妥当性を確保するための装置、システム及び方法が開示される。データ受信モジュール２０２が記憶ブロック及び既存のパリティ情報を受信する。記憶ブロック及び既存のパリティ情報を受信するのに応答して、ＥＣＣ生成モジュール２０４が記憶ブロックのデータのための誤り訂正符号（「ＥＣＣ」）チェックビットを生成する。記憶ブロックのためのＥＣＣチェックビットはブロック符号、畳み込み符号等を用いて生成される。記憶前整合性モジュール２０６が、記憶ブロックのデータ、既存のパリティ情報及びＥＣＣチェックビットを用いて、該記憶ブロックのデータ、該既存のパリティ情報及び該ＥＣＣチェックビットが整合しているか否かを判断する。データ記憶モジュール２０８が、既存のパリティ情報を格納することなく、記憶ブロックのデータ及びＥＣＣチェックビットをデータ記憶デバイス１０６のために格納する。
（もっと読む）