【課題】複数のコアを持つ画像形成装置において、描画処理部の待機時間を縮小し、複数のコアにより効率的に印刷することが可能な画像形成装置及び画像処理方法を提供すること。
【解決手段】ページの領域毎に描画処理手段１６が描画処理する画像形成装置２００であって、印刷データを格納する印刷データ格納手段１３と、印刷データを解析し、描画対象とされるオブジェクトの描画命令をページ毎に記述した描画命令データを生成する描画命令生成手段１２と、描画命令生成手段と並行して印刷データを解析し、描画処理手段１６が受け持つ領域を決定するための最適化情報を作成する最適化情報作成手段１４と、描画命令データと最適化情報を記憶する中間データ記憶手段１５と、最適化情報に基づき受け持つ領域を決定し、領域毎に描画命令データを描画処理する描画処理手段１６と、を有することを特徴とする。 （もっと読む）

【課題】インテグラルイメージを展開するメモリを事前に準備しておくことなく、インテグラルイメージを用いて矩形領域の積算処理を行うことができる演算装置および演算方法を提供する。
【解決手段】２次元の第１の方向および第２の方向に配列された複数の画素の値からなる画像データ群の画素の値を、第１の方向および第２の方向に順次読み出すデータ読み出し部と、基準画素の位置と第１の位置とを頂点とする矩形領域内の第１の積算値を出力する第１のデータ積算部と、基準画素の位置と第２の位置とを頂点とする矩形領域内の第２の積算値を出力する第２のデータ積算部と、第１の積算値と第２の積算値とに基づいて、第１の画素数と第２の画素数とによって表される第１の矩形データ領域の画素の値の累積値を求めるデータ累積演算部と、を備え、第１の矩形データ領域を第１の方向および第２の方向に順次移動させたときの、複数の画素の値の累積値を順次出力する。 （もっと読む）

【課題】高速に階調値のヒストグラムを生成し、システム全体のスループットを向上させる。
【解決手段】プロセッサエレメントＰＥｎ（ｎ＝０，１，…，２５５）はそれぞれ、階調値ｎに対応するアドレスｎを有する。マイクロカウンタ１２は、カウンタレジスタ１５のビット幅より小さいビット幅を有する。外部データ転送装置２から、画素データの画素値をアドレスとして含むアドレス信号が入力される毎に、当該入力されるアドレス信号に含まれるアドレスを有するプロセッサエレメントＰＥｎのマイクロカンタ１２は、カウント値Ｃ１２を１だけインクリメントする。グローバルプロセッサ１０は、所定のタイミングで、カウント値Ｃ１２を、対応するカウンタレジスタ１５に格納されたカウント値Ｃ１５に累積加算するようにＡＬＵ１４を制御する並列加算処理を実行し、各マイクロカウンタ１２に格納されたカウント値Ｃ１２をリセットするように制御する。 （もっと読む）

【課題】画像処理の内容に応じて、並列処理を実行するＤＳＰの数と、入力画像データとの接続パスを決定すると共に、ＤＳＰの数に応じて画像処理の内容を削減することにより、消費電力を削減する。
【解決手段】第２の画像処理部１０４は、高画質処理では各色版のＤＳＰを並列に実行させ、集約コピー処理では、Ｃ版とＭ版の処理を１つのＤＳＰに実行させ、Ｙ版とＫ版の処理を１つのＤＳＰに実行させ、他のＤＳＰの電源を落とし、消費電力を削減する。 （もっと読む）

【課題】データ処理装置における内部メモリの回路規模を抑制しつつ、処理の高速化を図る。
【解決手段】 情報処理装置は、入力画像から被写体を識別するためのデータを有するパラメータを参照しながら入力画像とパラメータとの照合処理を、直列に接続された処理工程群と、処理工程群の終端の工程と分岐を介して接続された複数の処理工程群のうちのいずれか１つの処理工程群と、により多段階に行う。情報処理装置は、固定パラメータまたは可変パラメータを参照して、入力画像から被写体を識別するための照合処理を行う演算部と、演算部の演算結果により、直列に接続された処理工程群で照合処理を実行するか、または分岐を介して接続された複数の処理工程群のうちのいずれか１つの処理工程群で照合処理を実行するかを判定する判定部と、判定部の判定結果と、演算部の演算結果と、により次に演算部が参照すべき固定パラメータまたは可変パラメータを選択する選択部と、を備える。 （もっと読む）

【課題】常に並列処理する構成と比べて回路規模を増大させずにデータを圧縮することができる再構成可能演算装置、データ圧縮装置及びプログラムを提供する。
【解決手段】再構成可能演算装置１０は、複数の小回路を有し、書き込まれた回路情報に基づいて複数の小回路から選択された小回路を用いて回路を再構成可能な再構成可能回路１２と、第１及び第２の圧縮回路にそれぞれ対応する第１及び第２のコンフィグデータを記憶するコンフィグデータ格納部１３と、入力されるデータに応じて第１又は第２のコンフィグデータを再構成可能回路１２に書き込むことにより、再構成可能回路１２を第１又は第２の圧縮回路に再構成する制御部１１とを備える。 （もっと読む）

【課題】処理時間や消費電力を向上させるようにした画像処理装置、画像処理方法、及びスケジューリング装置を提供する。
【解決手段】画像データに対して画像処理を行う画像処理装置において、第１の方向と前記第１の方向に交差する第２の方向で表わされる複数の画素の画素値を用いて演算を行うマトリクス処理を含む画像処理を前記画像データに対して行う画像演算部と、前記複数の画素のサイズと、複製した画素値を用いて前記マトリクス処理を行う端処理の有無とに基づいて、前記画像データにおける第１及び第２の画像フレーム間の待ち画素数を算出するスケジューリング部と、前記第１の画像フレームの前記画像データを前記画像演算部に出力し、前記第２の画像フレームの前記画像データの出力を前記待ち画素数分遅延させた後、前記第２の画像フレームの前記画像データを前記画像演算部に出力する画像データ入力制御部とを備える。 （もっと読む）

【課題】画像処理回路の消費電力を削減する。
【解決手段】プロセッサエレメントＰＥｎの制御データレジスタ８１は、プロセッサエレメントＰＥｎのデータレジスタ７１に格納されたデータがプロセッサエレメントＰＥｎのデータレジスタ７１の次に読み出されるプロセッサエレメントＰＥｎ＋１のデータレジスタ７１に格納されたデータと一致するか否かを示すプリチャージ制御データを格納する。バス制御回路４４は、プロセッサエレメントＰＥｎ＋１のデータレジスタ７１からデータを読み出すとき、プロセッサエレメントＰＥｎの制御データレジスタ８１のプリチャージ制御データに基づいて、プロセッサエレメントＰＥｎ＋１のデータレジスタ７１に格納されたデータが、プロセッサエレメントＰＥｎのデータレジスタ７１に格納されたデータと一致するときは、レジスタ選択データバス５０１のプリチャージを抑止する。 （もっと読む）

【課題】データを列単位で読み出すモジュールと行単位で読み出すモジュールを有する画像処理装置について、メモリーの設置に基づく回路規模の増大化を防ぐための技術を提供する。
【解決手段】行アクセスする第１のモジュール（行アクセス処理部１０７）と、列アクセスする第２のモジュール（列アクセス処理部１０８）と、で共用されるラインメモリー１０６を備える画像処理装置１００における画像読み出し方法である。ラインメモリー１０６は、複数のバンク（１０６１Ａ〜Ｈ）を有しており、第１のモジュールは、別々のバンクの同アドレス位置に格納されているデータをそれぞれ読み出し、第２のモジュールは、同一バンク内において同行に格納されている複数のデータを読み出す。 （もっと読む）

【課題】ダイレクトメモリアクセスを用いてメモリから画像処理モジュールへデータを転送するにおいて、メモリに要求される容量と転送帯域を小さくする。
【解決手段】
画像処理装置は、自身に設定された設定値に応じて画像データを処理する複数の画像処理部を有する。画像処理装置は、この画像処理部で処理される画像データおよび当該画像データの処理に用いる設定値を第１のアドレス空間に格納し、ダイレクトメモリアクセスにより、第１のアドレス空間から読み出した設定値および画像データのそれぞれを画像処理部に伝達するためのヘッダ情報と対応づけてコマンドとして画像処理部へ転送する。また、画像処理装置は、画像処理部から出力された処理済のコマンドからその画像処理部によって処理された画像データを抽出し、抽出した画像データをダイレクトメモリアクセスにより第２のアドレス空間へ転送する。 （もっと読む）