連想メモリ（ＣＡＭ）が開示される。ＣＡＭは、各隣接ＣＡＭセルがその隣に関して１８０度回転される、第１及び第２のＣＡＭセル（７１０、７２０、７３０、７４０）を持ち、これは全体的に一致したＣＡＭアレイセル及びＲＡＭアレイセルの行の高さを持つコンパクトな物理配置を提供する。更に、インタリーブセットスキームが、削減された比較信号のルーティング及び低減された寄生キャパシタンスを提供するためにＣＡＭセルに適用可能である。第１及び第２のＣＡＭセルは、垂直に積み重ねられてよい。 （もっと読む）

【課題】メモリセルをアレイ配置したとき、互いに反転した関係になく且つ互いに異なる２種のデータセットを電源投入時にセット可能にする。
【解決手段】入力と出力とが相互に接続された２個のインバータからなるＳＲＡＭメモリセルと、該ＳＲＡＭメモリセルに記憶されたデータと検索データとの一致検出を行う一致検出回路とを有する連想メモリＳ１〜Ｓ４を備える。３本の動作電圧供給線１，２，３による動作電圧ＶＤＤａ，ＶＤＤｂ，ＶＤＤｃの供給開始のタイミングを、２通りのシーケンスで制御可能にする。第１のシーケンスで連想メモリＳ１〜Ｓ４に対して動作電圧を供給したとき記憶させるデータセットと、第２のシーケンスで動作電圧を供給したとき記憶させるデータセットの内容を異ならせることで、電源投入時に初期化されるデータセットを選択可能とする。 （もっと読む）

【課題】 磁気トンネル接合ベースのメモリセルを有する連想ランダムアクセスメモリ及びこの作製及び使用方法。
【解決手段】 磁気トンネル接合が第１及び第２の磁気層を有するとともにデータ記憶部及びデータ検知部として機能することができる。個々のセル内において、磁気トンネル接合における第１の磁気層の磁気方向を１又はそれ以上の電流線における電流パルスを介して設定することにより登録データが書き込まれる。登録データと比較するための入力データを電流線を介した第２の磁気層の磁気方向により同様に設定することができる。磁気層の相対的磁気方向に依存するセル抵抗を測定することによりデータ検知が行われる。データ記憶、データ入力、及びデータ検知が１つのセルに統合されるため、メモリは、さらなる高密度と不揮発性を兼ね備える。メモリは、高速、消費電力の削減及びデータマスキングをサポートすることができる。
（もっと読む）

マルチ−レベルの階層的連想メモリ（ＣＡＭ）回路内の電力消費は性能に悪影響を与えること無しに低減される。マルチ−レベルの階層的ＣＡＭ回路の１つの実施形態によれば、ＣＡＭ回路は複数の低レベルマッチライン、複数の高レベルマッチラインおよびマッチライン回復回路を含む。低レベルマッチラインは前評価期間中は前評価状態に戻されるように構成される。高レベルマッチラインは評価期間中は１つまたはそれ以上の低レベルマッチラインのそれぞれのグループの評価状態を獲得するように、そして前評価期間中は前評価状態に戻される様に構成される。マッチライン回復回路は少なくとも１つの低レベルマッチラインが対応するイネーブル情報、例えば、マッチラインサーチ結果が使用されるべきかどうかを示す１つまたはそれ以上のビットに反応して前評価状態に戻されるのを防ぐように構成される。
（もっと読む）

【課題】大小比較機能を有する連想メモリ装置において、設計が容易であるとともに、確実に消費電力を削減することができる連想メモリ装置を提供する。
【解決手段】本発明の連想メモリ装置は、多数のワード回路のワードメモリに記憶されたデータと検索データとの大小比較を行い、ワードメモリに記憶された多数のデータの中から所望のデータを検索するもので、前回の検索データを保持する検索データ保持手段と、検索データ保持手段に保持された前回の検索データと今回の検索データとの比較結果を出力する検索データ比較手段とを備える。また、ワード回路のそれぞれが、前回の大小比較結果を保持する前回比較結果保持手段と、前回比較結果保持手段が保持する前回の比較結果と検索データ比較手段が出力する比較結果とに基づいて対応するワード回路のワードメモリに対する検索動作の要否を判断する、検索動作制御手段とを備える。 （もっと読む）

【課題】テストを簡便に行うことができる連想メモリおよびそのテスト方法を提供する。
【解決手段】入力された参照情報を記憶するメモリセルの出力と入力された検索情報とを比較する比較器を備えた比較器付きメモリセル１〜８が行および列方向に配列され、行方向の比較器付きメモリセルの比較器から出力される信号の論理積演算を行って出力するＡＮＤ回路１７〜２０を行毎に備えた連想メモリであって、ＡＮＤ回路から出力される一致フラグを行毎に記憶するスキャンセル４４〜４７が列方向に直列に接続されたスキャンレジスタとを備える。 （もっと読む）

【課題】検索動作時の低消費電力化を可能にする連想メモリセル、検索動作を低消費電力のもとで実行できる方策を講じて高速化を可能にする連想メモリセルアレイ、それを用いたアドレス検索メモリおよび使い勝手の優れたシステムＬＳＩたるネットワークアドレス検索装置を得ること。
【解決手段】連想メモリセルは、データ入出力を行う２つのビット線ＢＬ，ＺＢＬに接続され書き込まれたデータを保持する第１の記憶ノードおよび第２の記憶ノードを有するメモリセルと、２つのＭＯＳトランジスタ１０３，１０４からなる一致比較回路と、出力線１４１に接続され比較の結果不一致のときにプリチャージレベルから電荷引き抜きが行われ降下する出力線１５１の電位レベルが接地電位レベルに到達する以前の所定電位レベルで止まるようにするクランプ回路１５１とを備えている。 （もっと読む）

連想メモリは、連想メモリセルを備えている。それぞれのセルはセンサ入力部、前段連想表示部、次段連想表示部及び連想出力部を具備している。これらのセルは直列に相互接続されて線形アレイを形成し、直列に接続されたセルのセンサ入力部、前段連想表示部及び次段連想表示部は、一連のセンサ入力部間のアソシエーションのアフィニティーに基づいて、遠位のセルから近位のセルまで順番に配列される。それぞれのセルは処理ロジックも備えている。処理ロジックは、関連した前記センサ入力部がアクティブであることに対応して、次段連想表示部のメジャーを隣接する近位のセルに送る、及び／又は前段連想表示部のメジャーを隣接するル遠位のセルに送る。処理ロジックはさらに、関連した前記センサ入力部がアクティブであること、及び隣接する遠位のセルから次段連想表示部のメジャーを受け取ることに対応して、連想出力部において連想カウントを蓄積する。
（もっと読む）

【課題】内容参照メモリの検索サイクル時の消費電力を低減し、かつ検索動作を高速化する。
【解決手段】データビットを格納するユニットセル（ＵＣ）を複数ビット含むエントリ（ＥＲＹ）が、マッチ線（ＭＬ）に結合される。このマッチ線に対し、１ビットミス時のマッチ線電流よりも小さくかつ全ビットマッチ状態のマッチ線電流よりも大きな電流値に制限される充電電流（Ｉｐ）を供給する。また、マッチ線のプリチャージ電圧レベルを、電源電圧（ＶＤＤ）の１／２倍以下の電圧レベル（ＶＭＬ）に制限する。 （もっと読む）

【課題】検索動作を高速かつ低消費電流で実行することのできる内容参照メモリを提供する。
【解決手段】マッチ線（ＭＬ）の電位を検出するマッチアンプ（４０）において、マッチ線を接地電圧レベルにプリチャージするプリチャージトランジスタ（６０）と、検索データとの比較動作時にマッチ線に電流値が制限された電流をマッチ線に供給し、かつマッチ線の電圧レベルに応じた信号を生成するプルアップ電流供給／判定回路（１００）と、比較動作時に対応のマッチ線に充電電荷を供給する容量素子を備える。 （もっと読む）