【課題】磁気ランダムアクセスメモリ（ＭＲＡＭ）に基づいた三値連想メモリ（ＴＣＡＭ）に書き込んで検索する方法を提供する。
【解決手段】三値連想メモリセル１は、ストレージ層２３から形成されている第１磁気トンネル接合２、ストレージ層の磁化に対して調整可能な磁化方向を有するセンス層２１、及び、ストレージ層とセンス層との間の絶縁層２２を有し、ストレージ層に接続されているセンス線３を有し、第１フィールド線４及び第２フィールド線５を有する。第１フィールド線は、第２フィールド線に対して直交し、第２フィールド線を介してストレージ層に対して第１書込みデータを提供して、高い論理状態又は低い論理状態を有する第１記憶データを記憶する。第１フィールド線を介してストレージ層に対して第１書込みデータを提供して、マスクされた論理状態を有する第１記憶データを記憶する。 （もっと読む）

【課題】２値または３値保存性能を有するダイナミック連想メモリを提供する。
【解決手段】ダイナミック連想メモリは、ビット・ラインとワード・ラインの交差部に位置する複数のダイナミック連想メモリセルを備える。各セルは、ワード・ラインに接続されるゲート端子およびビット・ラインに接続される第１ソース／ドレイン端子を有するアクセス・トランジスタと、アクセス・トランジスタの第２ソース／ドレイン端子に接続される第１プレートを有する第１メモリセル・キャパシタと、ポリシリコン相互接続層だけを介してアクセス・トランジスタの第２ソース／ドレイン端子に接続されるゲート端子を有する、マッチ・ラインの整合結果または不整合結果を示すための比較トランジスタとを含む。 （もっと読む）

【課題】データ検索時に、連想メモリ（CAM）の内部データのエラーをリアルタイムで検出できるようにする。
【解決手段】CAM5にデータを登録する際には、記憶媒体3にも同一内容のデータを登録しておく。データ検索時に、制御部21から検索キーeが出力されると、エラー監視部22は内部のレジスタ23に検索キーeをセットし、CAM5は検索キーeと同一内容のデータが登録されているアドレスを検索結果fとして出力する。エラー監視部22は、検索結果fをリードアドレスgとして記憶媒体3からデータhを読み出し、レジスタ23に保持されている検索キーeと比較する。そして、比較一致の場合は、データ検索が正常終了したと判断し、CPU4に対して検索結果fと正常終了通知iとを出力する。これに対して、比較不一致の場合は、CAM5の内部データにエラーが発生していると判断し、CPU4に対して異常終了通知jを出力する。 （もっと読む）

【課題】ＤＡアドレス及びＳＡアドレスの検索を高速に実施できるとともに、アドレス学習、エージングを確実に実施することが可能な連想メモリ装置を提供する。
【解決手段】メモリ制御回路が、検索対象のキー情報が連想メモリに記憶されていない場合、当該連想情報に対応するキー情報及び制御情報を各連想メモリに書き込むよう通知するとともに、当該通知が自己の連想メモリに関するものであると、自己の連想メモリに登録済みのオーナーフラグを自己の連想メモリに書き込むように制御し、通知が他の連想メモリに関するものであると、当該連想情報が自己の連想メモリに未登録であることが設定されたオーナーフラグを自己の連想メモリに書き込むように制御する。さらに、エージングを実施するにあたり、オーナーフラグが登録済に設定されたキー情報及び連想情報を削除対象とする。 （もっと読む）

【課題】 相変化デバイスを用いた高密度コンテンツ・アドレス可能メモリ・アレイを提供すること。
【解決手段】 ストアド・ワードをメモリ素子にストアするコンテンツ・アドレス可能メモリ・アレイを提供する。各メモリ素子は、少なくとも２つの相補的バイナリ・ビットのうちの１つを、少なくとも２つの相補的抵抗のうちの１つとしてストアする。各メモリ素子はアクセス・デバイスに電気的に結合される。コンテンツ・アドレス可能メモリ・アレイの一態様は、バイアス回路を用いて検索動作中にアクセス・デバイスにバイアスをかけることである。検索動作中、ビット・ストリングを含む検索ワードが受信される。各アクセス・デバイスはバイアスをかけられて、検索ワード内の対応する検索ビットの相補的な抵抗値になる。メモリ素子内にストアされたビットがアクセス・デバイス内の抵抗により表されるビットに対して相補的である場合に、検索ワードとストアド・ワードの間のマッチが指示される。 （もっと読む）

【課題】ＤＡアドレス（宛先アドレス）及びＳＡアドレス（送信元アドレス）の検索を高速に実施できる連想メモリ装置を提供する。
【解決手段】検索対象のＭＡＣアドレスから算出したハッシュ値に対応するバケットを選択し、選択された連想メモリのバケットから所定数の情報を一括して読み出し、検索対象のＭＡＣアドレスに対応するポート情報等を検索するとともに、検索されたＭＡＣアドレス及びこれに関連付けられたポート情報等を連想メモリに登録するにあたり、検索対象のＭＡＣアドレスに一致する情報が連想メモリに記憶されていないと判定されると、検索が実行された複数のバケット内の同一の空き領域アドレスに対して一括に、ＭＡＣアドレス及びポート情報等を書き込む。 （もっと読む）

【課題】内容参照メモリのアレイ面積および消費電力を低減する。
【解決手段】各々が検索対象データを記憶する複数のエントリ（ＥＮＴ♯０−ＥＮＴ♯Ｎ−１）に共通に、一致判定および大小判定を行なう比較回路（１５）を設ける。各エントリにおいては、データを記憶するデータ記憶セル（ＣＥＬ０）と、これより数か少ないマスクビットを記憶するマスクセル（ＣＥＬ１）を設ける。比較回路に対してサーチデータをサーチデータバス（ＳＬＢ）を介して伝達する。１つのエントリを所定の法則に従って選択し、比較回路により、マスクビットをデコードしてマスク指示信号を生成するとともに、サーチデータと選択されたエントリに記憶される検索対象データとの一致比較および大小比較を行なう。 （もっと読む）

【課題】検索後、スタンバイ状態に戻る際に充電を必要とするマッチラインの数を減らし、消費電流の低減化を図ることができる連想メモリを提供する。
【解決手段】検索コマンド信号ＸＳＥＲが“０”とされ、検索が指示されると共に、検索データＤＩＮが与えられると、サーチドライバ部３６を活性化し、メモリセルアレイ３１を対象として検索を実行し、検索データＤＩＮがメモリセルアレイ３１に記憶されているデータのいずれかと一致した場合には、サーチドライバ部３７を非活性とし、メモリセルアレイ３２を対象とした検索を実行せず、検索データＤＩＮがメモリセルアレイ３１に記憶されているデータの全てと不一致の場合にのみ、サーチドライバ部３７を活性化し、メモリセルアレイ３２を対象とした検索動作を実行する。 （もっと読む）

【課題】検索後、スタンバイ状態に戻る際に充電を必要とするマッチラインの数を減らし、消費電流の低減化を図ることができる連想メモリを提供する。
【解決手段】２ｍ＋１番地（但し、ｍ＝０、１、２、…、２５５である）のメモリセル３（２ｍ＋１、ｐ）については、ゲートがサーチバスＳＢ（ｐ）又はＸＳＢ（ｐ）に接続されているＮＭＯＳトランジスタ１１（２ｍ＋１、ｐ）、１２（２ｍ＋１、ｐ）のソースを２ｍ番地のマッチラインＭＬ２ｍに接続する。例えば、１番地のメモリセル３（１、ｐ）については、ゲートがサーチバスＳＢ（ｐ）又はＸＳＢ（ｐ）に接続されているＮＭＯＳトランジスタ１１（１、ｐ）、１２（１、ｐ）のソースを０番地のマッチラインＭＬ０に接続する。 （もっと読む）

【課題】検索データに近い複数の参照データを出力可能な連想メモリを提供する。
【解決手段】メモリアレイ部１０は、複数の参照データの各々と検索データとの比較を並列に実行し、その比較結果を示す複数の比較電流信号Ｃ_１〜Ｃ_Ｒを生成する。ＷＬＡ回路２０は、複数の比較電流信号Ｃ_１〜Ｃ_Ｒを複数の電圧Ｖ_Ｃ１〜Ｖ_ＣＲに変換する。そして、ＷＬＡ回路２０は、第１周期において、複数の電圧Ｖ_Ｃ１〜Ｖ_ＣＲのうち、最も低い電圧をＷｉｎｎｅｒとし、残りの電圧をＬｏｓｅｒとして検出する。第２周期以降、ＷＬＡ回路２０は、フィードバック信号ＦＢ_１〜ＦＢ_Ｒに基づいて、前回、Ｗｉｎｎｅｒとして検出した電圧を除く残りの電圧を検出し、その検出した残りの電圧のうち、最も低い電圧をＷｉｎｎｅｒとし、残りの電圧をＬｏｓｅｒとして検出する。ＷＬＡ回路２０は、この動作をｋ回繰り返す。 （もっと読む）