【課題】ＣＡＭを含む半導体装置の高速化、または消費電力の低減を実現する。
【解決手段】例えば、正規のメモリブロックＭＢ及びサブマッチ判定回路ＳＭＤに加えてダミー・メモリブロックＭＢＤ及びダミー・サブマッチ判定回路ＳＭＤＤを備える。ＭＢＤ及びＳＭＤＤは、ＭＢ及びＳＭＤと同様な構成を備えるが、所定の信号が固定されることにより、検索動作の際には常に一致または不一致に固定された動作を行う。ダミー・メインマッチ判定回路ＭＭＤＤは、この一致／不一致の状態を判定し、これに基づいて正規のメインマッチ判定回路ＭＭＤでの判定タイミングが定められる。また、ＭＭＤ（ＭＭＤＤ）で判定を行う際には、急速に充電したメインマッチ線ＭＭＬ（ＭＭＬＤ）の電圧がＳＭＤ（ＳＭＤＤ）を介して放電されるか否かで判定を行う。 （もっと読む）

【課題】連想記憶装置において、消費電力及びピーク電流を削減する。
【解決手段】メモリコントローラ１００は、それぞれＴＣＡＭセルであるＰＣＡＭセル１及びＮＣＡＭセル１における検索動作の前に、マッチラインＭＬｐを電源に接続しかつマッチラインＭＬｎを接地した後、マッチラインＭＬｐとマッチラインＭＬｎとを接続し、マッチラインＭＬｐとマッチラインＭＬｎの電位を互いに等しくする。 （もっと読む）

【課題】メモリセル面積を増大させることなく、配線間のカップリングノイズを低減可能な半導体記憶装置を提供する。
【解決手段】本発明の半導体記憶装置は、マルチポートメモリを有しており、行列状に配置された複数のメモリセルＭＣと、第１ポート１３ａに接続された複数の第１のワード線ＷＬＡ０〜ＷＬＡｎと、第２ポート１３ｂに接続された複数の第２のワード線ＷＬＢ０〜ＷＬＢｎとを備えている。複数の第１のワード線ＷＬＡ０〜ＷＬＡｎの各々と複数の第２のワード線ＷＬＢ０〜ＷＬＢｎの各々とが平面レイアウトにおいて交互に配置されている。 （もっと読む）

【課題】２値を扱う連想メモリ装置を用いて、ハードウェアの増大を招くことなく、ドントケアデータの格納、検索ができるようにする。
【解決手段】任意のビット数で構成される記号を複数直列に並べて構成した複数個のワードを格納するに際し、記号の内の確定記号を格納する場合は、該確定記号の所定位置に確定記号であることを示す識別子を付加して格納し、記号の内のドントケアを格納する場合は、該ドントケアの所定位置にドントケアであることを示す識別子を付加して格納する。特定のワードを検索するに際し、検索すべき記号位置の確定記号と該確定記号に対応する識別子とを合わせて検索した第１の検索結果と、前記記号位置がドントケアを示す識別子かどうかを検索した第２の検索結果との論理和をとって検索結果とし、該検索結果で選択された１又は２以上のワードを引き続き検索対象として、順次検索すべき記号位置について同様の検索を行う。 （もっと読む）

【課題】製造ばらつきおよび特性変動による影響を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、第１のメモリ回路ＣＭ１の記憶データに基づく信号が現われる第１の制御線ＭＬ１と、第１の制御線ＭＬ１に現われた信号に対する読み出し特性を調整する第１の特性調整回路ＣＬ１と、第２のメモリ回路ＣＭ１Ｔの記憶データに基づく信号が現われる第２の制御線ＭＬＴと、第２の制御線ＭＬＴに現われた信号に対する読み出し特性を調整する第２の特性調整回路ＣＬＴと、第２の特性調整回路ＣＬＴによる調整結果に基づいて制御信号を生成する制御信号生成回路１１とを備え、第１の特性調整回路ＣＬ１は、第１の制御線ＭＬ１に現われた信号に対する読み出し特性を制御信号に基づいて調整し、第２のメモリ回路ＣＭ１Ｔには、第１のメモリ回路ＣＭ１と異なる電源電圧が供給される。 （もっと読む）

【課題】大容量の内容参照メモリのために合理的なアレイのアスペクト比を達成するのに必要な、２次元復号を実現する。
【解決手段】２次元復号は、物理的な１行あたり多数の一致線を有することによって達成される。これらの一致線は物理的に、アレイのコアセルの上の、上部金属層内で経路付けされる。結果として得られる大容量内容参照メモリにおける電力消費を制限するために、一致機能は、１ワードあたり２つ以上のＮＡＮＤチェーンによって実現される。これらチェーンのプリチャージおよび評価を達成するための手段、ならびに、タイミング情報を提供するためのダミーチェーンを実現するための手段もまた開示される。 （もっと読む）

連想コンピュータメモリを形成するための方法は、抑制性記憶行列Ａ^Ｉ＝−（Ａ_ｐ−Ａ）を形成するステップを含む。アドレスパターンおよびコンテンツパターンの所定の組から構成されるＷｉｌｓｈａｗモデルとランダム行列構造とにしたがっている。 （もっと読む）

【課題】データ検索機能を実現するとともにコスト低減を図り、かつコスト対性能比の最適化を図ることが可能な半導体装置を提供する。
【解決手段】半導体装置１において、メモリアレイ回路１０および４０１０は、複数個のデータを記憶する複数個の第１メモリセルと、第１メモリセルのアドレスをそれぞれ記憶する複数個の第２メモリセルとをそれぞれ含む。メモリアレイ回路４０１０は、複数個の第１メモリセルのアドレスと書き込み対象である第１メモリセルのアドレスとを比較し、比較結果に基づいて第１メモリセルを選択する。センスアンプ１１は、選択第１メモリセルにデータを書き込む。メモリアレイ回路１０は、複数個のデータと検索データとを比較し、検索データと一致するデータを記憶する第１メモリセルのアドレスを記憶する第２メモリセルを選択する。選択第２メモリセルの記憶データが検索結果として出力される。 （もっと読む）

【課題】内容参照メモリの検索時の消費電力を低減しかつ検索動作を高速化する。
【解決手段】メモリセルアレイ１内のエントリ（ＥＲＹ０−ＥＲＹＮ）の各々において、対応のＣＡＭセル（ＣＣ０−ＣＣＮ）に共通に、定電流を駆動する電流源素子（ＣＳＴ０−ＣＳＴＮ）を設ける。この電流源素子を、制御信号に従って検索動作時、導通状態に設定する。ミス状態のマッチ線の電圧変化速度を、ミス状態のＣＡＭセルの数に係らず一定とする。マッチ線の電圧振幅を低減し、消費電力を低減し、また、検索動作を活性化する。 （もっと読む）

【課題】連想メモリ装置特有の検索機能のテスト時間を半減する。
【解決手段】共通のワード線ＷＬに接続して１ワード分のデータが記憶できるようにした複数のメモリセル１と、各メモリセル１に接続され検索データを受けて当該メモリセル１の記憶データと検索データとの比較を行う複数の一致検出回路２とを有するよう連想メモリワード回路６Ａを構成し、その連想メモリワード回路６Ａを複数アレイ配置して連想メモリ装置を構成する。各メモリセル１の２個のインバータに２本の動作電圧供給線２１，２２により個別に動作電圧ＶＤＤ１，ＶＤＤ２を供給する。そして、動作電圧ＶＤＤ１，ＶＤＤ２の立ち上げに時間差を設けることにより、前記複数の連想メモリワード回路６Ａのワードメモリに、互いに異なる検索テストデータを記憶する。 （もっと読む）