【課題】被検索データパターン数が増大しても、レイアウト面積を増大させることなく、一致判定可能な半導体信号処理装置を提供する。
【解決手段】メモリサブブロックに、被検索データパターンを格納する第１のメモリセルＭＣＢｌ，ＭＣＢｒ、および検索データパターンを格納する第２のメモリセルＭＣＡｌ，ＭＣＡｒを設ける。２つの第１のメモリセルおよび２つの第２のメモリセルをそれぞれ記憶単位として相補データを書込む。検索動作時、第１のメモリセルの記憶単位および第２のメモリセルの記憶単位を並行に選択して記憶データに応じた電流を、対応して配置されるローカルマッチ線ＭＬ１−ＭＬ２＾ｋ上に供給する。このローカルマッチ線上の電位に応じて被検索データパターンと検索データパターンの一致／不一致を判定する。サブブロックは複数の検索単位に分割され、そのエントリには、互いにパターン長の異なるデータを記憶することが可能である。 （もっと読む）

【課題】一致検索動作を効率的に行なう半導体信号処理装置を提供する。
【解決手段】記憶データに応じて供給電流量が異なる第１および第２のトランジスタの直列体を有する演算子セル（ＵＯＥＬ，ＵＯＥＲ）２個を記憶単位（ＳＵＴ）として用いる。第１および第２のトランジスタに被検索データおよび検索データを格納するとともに、演算子セルに互いに相補データを格納する。演算子セルは、記憶データのＡＮＤ演算結果に応じた電流を対応のビット線に供給し、記憶単位からの読出データは、検索データと被検索データとのＥＸＯＲ演算結果に対応する。対応のビット線（ＢＬＬ，ＢＬＲ）に流れる電流をセンスアンプ回路で増幅してローカルマッチ線（ＭＬ）を駆動する。演算子セルアレイの各サブブロックにおいてはパターン長の異なるデータを格納する。ローカルマッチ線電位をデータパターン長に応じて選択して、異なるパターン長のデータについて一致検索を行なう。 （もっと読む）

【課題】誤検索を抑制できる連想メモリを提供する。
【解決手段】
連想メモリ１００内の保存回路Ｓ_１は参照データを保存する。比較回路Ｃ_１は外部から検索データを受け、参照データと検索データとの距離（たとえばハミング距離）を求める。発振回路ＯＣ_１は、比較回路Ｃ_１が求めた距離に応じた発振周波数を有するパルス信号Ｐ_１を出力する。同様に、発振回路ＯＣ_２〜ＯＣ_Ｒは、対応する保存回路Ｓ_２〜Ｓ_Ｒ内の参照データと検索データとの距離に応じた発振周波数を有するパルス信号Ｐ_２〜Ｐ_Ｒを出力する。
ＷＴＡ回路２０は、パルス信号Ｐ_１〜Ｐ_Ｒを受ける。そして、最も発振周波数が高いパルス信号を出力した発振回路に対応する保存回路に保存された参照データを、検索データに最も類似した参照データ（Ｗｉｎｎｅｒ）に決定する。 （もっと読む）

【課題】 特に連想メモリに用いられるメモリ・デバイス、並びに連想メモリを動作させる方法及び連想メモリを含むシステムを提供すること。
【解決手段】 １つ又は複数のアドレスを格納するためのメモリ・デバイスは、一致ラインと、２ビット・メモリ・セルを形成する第１及び第２のメモリ・セルを含む。各メモリ・セルは、一致ラインに結合された二つのメモリ素子と、そこに結合された選択ラインとを含む。選択ラインは、少なくとも二つの異なる入力の論理的組み合わせの信号表現を提供する。 （もっと読む）

【課題】従来よりも高周波数動作が可能な連想メモリを提供する。
【解決手段】サーチ線ドライバＤＲは、サーチ制御回路４０から供給されたサーチ線イネーブル信号ＳＬＥが活性化したとき、ＣＡＭメモリアレイ１０の各ＣＡＭセルにサーチ線対ＳＬ，ＳＬ＿Ｎを介して検索データＳＤ，ＳＤ＿Ｎを転送する。サーチ線イネーブル信号ＳＬＥは、サーチ制御回路４０に接続された１本の制御信号線３６（３６Ａ，３６Ｂ，３６Ｃ）を介して各サーチ線ドライバＤＲに伝送される。制御信号線３６は、サーチ線イネーブル信号ＳＬＥが、マッチアンプＭＡから見て遠い側からサーチ線ドライバＤＲの配列順で各サーチ線ドライバＤＲと制御信号線との接続ノードを通過するように、各サーチ線ドライバＤＲと接続される。 （もっと読む）

【課題】 究極の磁気ランダムアクセスメモリベース３値ＣＡＭを提供する。
【解決手段】 本発明は、第１および第２の磁気トンネル接合部であって、それらのいずれの側にそれぞれ延伸する第１および第２のストラップにそれぞれ接続された第１および第２の磁気トンネル接合部と、第１および第２のストラップの一端部にそれぞれ接続された第１および第２の選択トランジスタと、第１および第２の電流線と、第１および第２の磁気トンネル接合部を、第１および第２のストラップを接続する接合部端部に対向する接合部端部において、直列に電気的に接続する導電線と、を含む磁気ランダムアクセスメモリベース３値連想メモリセルに関する。本明細書で開示されるセルは、サイズがより小さく、高セル密度アレイを有するメモリ装置において有利に用いることができる。 （もっと読む）

【課題】トランジスタ素子の仕上り具合に拘らず高速かつ低消費電流で動作する半導体装置を実現する。
【解決手段】半導体装置（１）上に電流モニタ回路（１８）を設け、この電流モニタ回路の出力信号に従って内部回路の動作電流または内部発生する電圧のレベルを調整する。この電流モニタ回路（１８）は、装置内のトランジスタと同一工程で作成されたモニタ用トランジスタを流れる電流量に応じた信号を生成する。 （もっと読む）

【課題】 センス・マージンを向上させた連想メモリおよびその動作方法を提供する。
【解決手段】 符号化データ・ワードおよび検索ワードを用いた連想メモリ、ならびにかかるデバイスを動作させるための技法。一実施形態においては、データ・ワードをコード・ワードに変換し、データ・ワードが検索ワードと一致しない場合、メモリ検索動作の間に異なる二進値を有する少なくとも２つのコード・ワード・ビットの不一致を保証する。別の実施形態においては、検索ワードを検索コードに変換して、データ・ワードと検索ワードとの間に少なくとも１ビットの不一致がある場合にコード・ワードと検索コードとの間のハミング距離が所与の閾値よりも大きいようにする。 （もっと読む）

【課題】消費電流の変動を低減する。
【解決手段】エントリデータを保持可能なＣＡＭ部（４）を含み、入力された比較データと上記エントリデータとを比較し、その比較結果を出力可能な半導体記憶装置において、上記ＣＡＭ部に対して検索要求を発生させるためのコントローラ（１０）を設ける。上記コントローラは、電流変動を抑制するレベルの検索レートを設定可能な検索レート設定手段を含む。検索レート設定手段は、電流変動を抑制するレベルの検索レートを設定することができ、そのような設定が行われることで、検索動作による電流を常に流すことができ、電流変動を抑制することができる。 （もっと読む）

データを比較するためのスタティックベースコンパレータ(78)および方法を開示する。スタティックベースコンパレータ(114)は、対応するデータ(96)と比較データ(98)およびデータのための有効性インジケータ(120)との比較に応じて少なくとも1つのコンパレータ出力(110)を選択的に切り替えるように構成される。有効性インジケータが有効データを示す場合、スタティックベースコンパレータは、対応する比較データとの間の一致または不一致のいずれかを示すコンパレータ出力を駆動するように切り替わる。有効性インジケータが無効データを示す場合、スタティックベースコンパレータは、データが比較データと一致するか否かにかかわらずスタティックベースコンパレータを切り替えることなしにコンパレータ出力上に不一致を与える。このようにして、スタティックベースコンパレータは、無効とマークされたデータについてコンパレータ出力を切り替える電力を損失しない。スタティックベースコンパレータは、タグデータの1つまたは複数のビットを比較データの対応するビットと比較するための連想メモリ(CAM)中で採用され得る。
（もっと読む）