【課題】連想メモリは一つのメモリセル内の素子数が多く、一つのメモリセルの面積が大きくなりやすい。そこで、一つのメモリセルの面積を小さくする。
【解決手段】読み出し用のトランジスタのチャネル容量（ゲート電極とチャネル形成領域との間の容量）を用いて電荷の保持を行う。つまり、読み出し用のトランジスタを電荷保持用のトランジスタとして兼用する。また、読み出し用且つ電荷保持用のトランジスタのゲートに電荷供給用のトランジスタのソース又はドレインの一方を電気的に接続する。 （もっと読む）

【課題】回路面積を小さくする。
【解決手段】記憶データとしてデータを記憶するメモリセルと、出力信号線と、電圧が与えられる配線と、を具備し、メモリセルは、記憶データと検索データの比較演算を行い、演算結果に応じて導通状態又は非導通状態になる比較回路と、記憶データの書き込み及び保持を制御する電界効果トランジスタと、を備え、比較回路が導通状態のときに、出力信号線の電圧値が配線の電圧と同等の値になる記憶装置。 （もっと読む）

【課題】データを一時的に待避させるための周辺回路を用いることなくオフ状態とすることが可能であり、かつ、装置の電源がオフ状態になっても記憶されたデータが消失しない、消費電力の低減された半導体装置および、当該半導体装置を用いた記憶装置を提供する。
【解決手段】半導体装置の保持回路に、オフ電流を十分に小さくすることができる酸化物半導体材料を用いて半導体層（少なくともチャネル形成領域）を形成したトランジスタを用いる。また、保持回路に蓄えられた記憶データと、外部から入力される参照データの比較処理を行う必要がない比較回路を、強制的に非活性状態とするスイッチング素子を備える構成とする。 （もっと読む）

【課題】本発明は、検索動作をパイプライン化してある連想メモリにおいて、構成する回路のレイアウト面積が小さく、検索動作を実行するときの消費電力を低減することができる連想メモリ、およびネットワークアドレス検索装置を提供する。
【解決手段】
本発明は、複数のＣＡＭセルＣＣを有するＣＡＭアレイ１０を複数のＣＡＭサブアレイ１０ａ〜ｄに分割し、上位のＣＡＭサブアレイから下位のＣＡＭサブアレイに向かって順に検索動作を実行する連想メモリである。ＣＡＭサブアレイ１０ａ〜ｄは、マッチ線ＭＬと接続された複数のＣＡＭセルＣＣ、マッチ線ＭＬをプリチャージ状態またはディスチャージ状態に制御するマッチ線制御部１１、検索動作を実行した結果を下位のＣＡＭサブアレイに伝達するハーフラッチ回路１２、最下位のＣＡＭサブアレイ１０ｄに、検索動作を実行した結果をプライオリティエンコーダ７０に伝送するフルラッチ回路を備える。 （もっと読む）

【課題】不揮発性の記憶装置を有するＣＡＭとする際に、メモリセルの低消費電力化を図ることのできる半導体記憶装置を提供することを課題の一とする。また、データの書き込みを繰り返し行う際の劣化をなくすことができる半導体記憶装置を提供することを課題の一とする。また、メモリセルの高密度化が可能な不揮発性の記憶装置を提供する。
【解決手段】酸化物半導体を半導体層に有する第１のトランジスタ及び当該第１のトランジスタをオフ状態とすることで書き込んだデータに対応する電位を保持できる容量素子を有するメモリ回路と、書き込んだ電位を参照するための参照回路を有し、参照回路を構成する第２のトランジスタの導通状態を検出することで、整合するデータのアドレスを取得し、高速な検索機能を可能にした半導体記憶装置である。 （もっと読む）

【課題】メモリセル面積を増大させることなく、配線間のカップリングノイズを低減可能な半導体記憶装置を提供する。
【解決手段】複数の連想メモリセルが行列状に配置されている。複数のワード線ＷＬの各々は、各行に対応して配置され、連想メモリセルに接続されている。複数のマッチ線ＭＬの各々は、各行に対応して配置され、連想メモリセルに接続されている。互いに隣合う第１の行と第２の行とにおいて第１の行のワード線ＷＬ２と第２の行のワード線ＷＬ１とが互いに隣合っており、かつ互いに隣合う第２の行と第３の行とにおいて第２の行のマッチ線ＭＬ１と第３の行のマッチ線ＭＬ０とが互いに隣合っている。 （もっと読む）

【課題】 コンパクト性及び低消費電力性を保ちつつ、完全並列動作を可能にした不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路を得ることを課題とする。
【解決方法】 第１の接続点に一端を接続されるとともにそれぞれのゲートが第１及び第２のサーチラインに接続された選択用の第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタと、該第１ＭＯＳトランジスタ及び該第２ＭＯＳトランジスタの他端にそれぞれその一端が接続され、その他端がビットライン又はＧＮＤに接続されている第２の接続点に接続されたスピン注入型の第１のＭＴＪ素子及び第２のＭＴＪ素子と、該第１のＭＴＪ素子及び該第２のＭＴＪ素子のそれぞれの一端に接続されるとともにそのゲートがそれぞれワードラインに接続された、ＭＴＪ素子への書き込みを行う第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタと、該第１の接続点に接続された電流源トランジスタと、該第１の接続点とマッチラインとの間に配置されたダイオードとを備えた不揮発ＴＣＡＭセル及び不揮発ＴＣＡＭワード回路。 （もっと読む）

【課題】メモリセルおよび比較動作をシンプルにしてチップコストを低廉化することができる半導体記憶装置の提供を図る。
【解決手段】抵抗値の変化によりデータを保持するメモリセルを複数含むメモリセルアレイ３１と、前記メモリセルに保持された参照データと、比較データと、を比較して一致するか否かを判定する判定部３０と、を有する半導体記憶装置であって、前記判定部は、前記参照データと、前記比較データのレベルに従った比較データレベル信号と、第１レベルとされた前記比較データとにより、該参照データと該比較データが一致するか否かを判定する。 （もっと読む）

【課題】 低消費電力で、高速に動作可能な連想メモリを提供する。
【解決手段】 本発明の実施形態によれば、記憶データに応じて第１の磁化状態に設定される第１のスピンＭＯＳＦＥＴと前記記憶データに応じて第２の磁化状態に設定される第２のスピンＭＯＳＦＥＴとが並列に接続されたスピンＭＯＳＦＥＴ対と、検索データに応じて、前記第１のスピンＭＯＳＦＥＴおよび第２のスピンＭＯＳＦＥＴのいずれか一方が導通するようゲート電圧を印加する第１の配線と、前記スピンＭＯＳＦＥＴ対に対して電流を印加する第２の配線とを有する。 （もっと読む）

【課題】３ポートコンテントアドレサブルメモリ（ＣＡＭ）デバイスおよびその方法を提供する。
【解決手段】３ポートＣＡＭデバイス２００は、ＣＡＭアレイ２１０と検索制御ブロック２１１とメンテナンス制御ブロック２１２とを備える。検索制御ブロック２１１は、ＣＡＭアレイ２１０内で検索データを検索するために、検索データおよび検索制御信号を第１のポート２６２を経て受け取るように配置され、ＣＡＭアレイ２１０にアクセスすることによって検索動作を実行するように構成される。検索動作は、検索サイクルで実行され、各検索サイクルは複数のクロックサイクルに渡って実行される。検索動作による検索結果は、第２のポート２６６を経て出力される。メンテナンス制御ブロック２１２は、第３のポート２６４を経て、指定されたデータをＣＡＭアレイ２１０で読み出しまたは書き込みすることによって読み出し／書き込み動作を実行する。 （もっと読む）