【課題】ソフトエラーおよびスタンバイ電流を発生させずに、高速検索が可能な連想記憶装置を提供する。
【解決手段】連想メモリセルは、一端がサーチ線ＳＬに接続されるトンネル磁気抵抗素子ＴＭＲと、トンネル磁気抵抗素子ＴＭＲの他端に接続される容量素子Ｃ５と、トンネル磁気抵抗素子ＴＭＲの他端と接地電源との間に設けられ、制御電極がワード線ＲＷＬと接続される第１のＭＯＳトランジスタＮ４と、マッチ線ＭＬと接地電源との間に設けられ、制御電極がトンネル磁気抵抗素子ＴＭＲの他端に生じた電圧を受ける第２のＭＯＳトランジスタＮ２とを含む。 （もっと読む）

【課題】ブロック間のデータを一括で比較し、データ量に依存しないで高速にデータ比較が行える処理方法等を提供する。
【解決手段】各々の出力がメモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、ビットラインとインバータの出力との間に設けられた一対のスイッチ部と、スイッチ部の導通を制御する１本のワードラインとから構成される１ビットのメモリセルが上段と下段に隣接し、隣接する２個のメモリセルのデータ保持ノード間にモード制御スイッチ部と、該モード制御スイッチ部の導通を制御する１本のモード制御ラインと、を備えたメモリセルペアを配列させたメモリセルアレイを用いる。メモリセルペアの上段・下段に比較すべきデータを書き込み、モード制御ラインを導通し、メモリセルペアのノードを接続し、電源電圧をフローティング状態にし、データの一致性を判定する。 （もっと読む）

【課題】コンテントアドレサブルメモリ（ＣＡＭ）を提供する。
【解決手段】ＣＡＭは、各クロックサイクルで検索動作を実行するための検索ポート１０２ｂと、コンテントアドレサブルメモリのアドレス位置でデータの書き込みおよび読み出しをするためのメンテナンスポート１０３ａと、を備える。また、インターロック信号が備えられており、検索ポートからメンテナンスポートに伝送されることにより、コンテントアドレサブルメモリに対してデータの書き込みおよび読み出しを実行すべき時を設定し、この結果、検索動作が中断することなく各クロックサイクルで継続する。インターロック信号は、検索動作の終了時および検索プリチャージ動作の開始時に伝送されることが好ましい。メンテナンスポートは、クロックサイクルの開始時に書き込み動作をセットアップし、検索動作の終了時および検索プリチャージ動作の開始時に書き込み動作を実行するように構成されている。 （もっと読む）

【課題】検索動作を高速かつ低消費電流で実行することのできる内容参照メモリを提供する。
【解決手段】マッチ線（ＭＬ）の電位を検出するマッチアンプ（４０）において、マッチ線を接地電圧レベルにプリチャージするプリチャージトランジスタ（６０）と、検索データとの比較動作時にマッチ線に電流値が制限された電流をマッチ線に供給し、かつマッチ線の電圧レベルを比較動作時にクランプするとともにマッチ線の電圧レベルに応じた信号を生成するプルアップ電流供給／判定回路（１００）とを設ける。 （もっと読む）

【課題】連想メモリの比較デバイス、比較デバイスを制御する方法、および連想メモリを提供する。
【解決手段】データビットを格納する第１のトランジスタＴ１およびデータビットの補数を格納する第２のトランジスタＴ２によって形成されたメモリセルであって、各トランジスタは、セミコンダクタ・オン・インシュレータ基板上に作られ、各々は、フロント制御ゲート、およびトランジスタを遮断するように制御するバック制御ゲートＢＧ１、ＢＧ２を有する、メモリセルと、各々のフロント制御ゲートに公称読出し電圧を加えることによって読出しモードで動作させ、一方、バック制御ゲートＢＧ１、ＢＧ２を、一方をビット（ＤＡＴＡ）、他方をビットの補数（ＤＡＴＡｂ）で制御し、ビット（ＤＡＴＡ）と格納されたビットが一致する場合には各々のうちの通過トランジスタを遮断し、各々のソースに連結されたソース線ＳＬの電流の有無を検出する比較回路を備える。 （もっと読む）

【課題】低消費電力化と高速化の両立が可能な連想記憶装置を提供する。
【解決手段】マッチアンプＡは、マッチラインＭＬＡの電圧に応じて、メモリアレイＡのエントリ内の連想メモリに記憶されたデータと検索データとの一致または不一致を判定する。マッチアンプＢは、マッチラインＭＬＢの電圧に応じて、メモリアレイＢのエントリ内の連想メモリに記憶されたデータと検索データとの一致または不一致を判定する。
ブロックＢ制御回路２１０は、メモリアレイＡでの検索を開始してから、２サイクル後に、メモリアレイＢでの検索を開始させる。ブロックＢ活性化制御回路２０７は、メモリアレイＡの検索後のマッチラインＭＬＡの電圧に応じて、メモリアレイＢでの検索動作を中止させる。 （もっと読む）

【課題】ＣＡＭセルを備える半導体装置において、データの書き換えやベリファイを正常に行うことができる半導体装置およびベリファイ方法を提供する。
【解決手段】本発明の半導体装置は、半導体装置１の動作設定情報を記憶するＣＡＭ用セルアレイ４と、ＣＡＭ用セルアレイの読出しと書込みを制御するコントローラ８、ローデコーダ５、コラムデコーダ６を有し、動作設定情報の異なる機能ブロックごとに異なるローアドレスを割り付ける構成を備えている。動作設定情報の機能毎に異なるローアドレスを割り付けるので、プログラム時に、選択されていない機能のＣＡＭ用セルアレイ４にストレスを与えることがない。 （もっと読む）

【課題】従来のＣＡＭ装置では、一致判定が正確にできない場合があった。
【解決手段】仮想アドレスのビットパターンのうち所定のビットをマスク対象とすることで、仮想アドレス空間における第１のページを定義し、その第１のページを示す第１のエントリデータを格納するＣＡＭ装置であって、仮想アドレスのビットパターンのうち所定のビットをマスク対象とした入力データのビットパターンと、前記第１のエントリデータのビットパターンとを比較するとき、前記入力データのマスク対象のビットと対応する前記第１のエントリデータのビットが、マスク対象でない場合であっても、前記入力データのマスク対象のビットと対応する前記第１のエントリデータのビットを、一致しているものとみなすＣＡＭ装置。 （もっと読む）

【課題】ＣＡＭにおけるメモリセル面積の縮小化を図る。
【解決手段】データ線（Ｄ０，Ｄ１）を第１記憶部（ＭＡ）及び第２記憶部（ＭＢ）とで共有し、また、第１比較データ線（ＣＤ０）に結合された第１トランジスタ（ＭＣ０）と、第１記憶部の記憶ノードに結合された第２トランジスタ（ＭＣＡ）とを直列接続して第１比較回路（１１）を形成し、第２比較データ線（ＣＤ１）に結合された第３トランジスタ（ＭＣ１）と、上記第２記憶部の記憶ノードに結合された第４トランジスタ（ＭＣＢ）とを直列接続して第２比較回路（１２）を形成することは、拡散層や配線層のレイアウトにおける対称性を向上させ、メモリセルをその中心を通る中心線に対して線対称となるレイアウトの容易化を達成する。それにより製造プロセス条件を最適化し易くなり、製造プロセスのばらつきが低減されてメモリセルの微細化が達成される。 （もっと読む）