【課題】ガラス基板表面に対する密着性に優れた表面滑らかな酸素含有銅膜を成膜することができるターゲットを提供する。
【解決手段】酸素：０．４〜６原子％を含有し、残部がＣｕおよび不可避不純物からなる組成、並びに素地中にＣｕ_２Ｏが均一に分散している組織を有することを特徴とする酸素含有銅ターゲット。 （もっと読む）

【課題】複数の積層ゲート電極間に形成される電極間絶縁膜のアスペクト比が高く電極間絶縁膜内にシームが生じたとしても当該シーム内に不要成分を侵入させることなくデバイス不良を防止できるようにする。
【解決手段】シリコン酸化膜８上で且つ多結晶シリコン層６の側面位置にシリコン窒化膜１４を形成した後、多結晶シリコン層６上のシリコン窒化膜１２を除去している。このため、多結晶シリコン層６の上面をウェットエッチング処理して清浄化するときにシリコン酸化膜８の中央上部にシーム８ａが形成されていたとしても、当該シーム８ａ上を覆うようにシリコン窒化膜１４がキャップ絶縁膜として形成されているため、シーム８ａを拡大させることなく多結晶シリコン層６の上面を清浄化することができる。 （もっと読む）

【課題】 本発明は、半導体層あるいは画素電極との密着性が高い酸化被膜を形成して、配線材料等の酸化を防止できると共に、導電率が高いソース電極あるいはドレイン電極を備えた液晶表示装置及びその製造方法を提供することにある。
【解決手段】 本発明では、液晶表示装置を構成するＴＦＴ基板上のＴＦＴ電極において、ソース電極あるいはドレイン電極が、銅を主体とした層と、該銅を主体とした層を被覆する酸化物からなることを特徴とする。さらに、本発明は、前記ＴＦＴ電極において、半導体層あるいは画素電極と、前記ソース電極あるいはドレイン電極とが、オーミック接合していることを特徴とする。 （もっと読む）

【課題】本発明は半導体ウエハ等の被処理体に形成された凹凸部内にタングステン膜を形成するタングステン膜の形成方法に関し、Ｓｉ基板上に形成された凹凸内に良好にタングステンの埋めこみを行うことを課題とする。
【解決手段】処理容器５０内にＭＯ−ＴｉＮ膜からなるバリア膜３が形成されたＳｉ基板Ｗを載置する工程と、処理容器５０にＷＦ_６ガスとＳｉＨ_４ガスとを交互に繰り返して供給する繰り返し工程を含み、前記バリア膜３上に第一のタングステン膜５を形成する工程と、処理容器５０にＷＦ_６ガスとＨ_２ガスとを同時に供給し、第一のタングステン膜５上に第二のタングステン膜６を形成する工程とを含むタングステン膜の形成方法であって、前記繰り返し工程では、Ｓｉ基板Ｗの温度を１５０℃以上３５０℃以下に維持すると共に、前記ＷＦ_６ガスの供給量を１３３Pa sec以上１０ｋPa sec以下とし、ＷＦ_６ガスのバリア膜３上への吸着量を飽和させる。 （もっと読む）

【課題】微細化プロセスにおいても、また、Ｎｃｈトランジスタ及びＰｃｈトランジスタの両方を持つデバイスにおいても、欠陥等を発生させることなく、トランジスタのチャネル領域に対する応力制御を行うことを可能にする。
【解決手段】Ｎｃｈトランジスタの第１のゲート電極１０７及びＰｃｈトランジスタの第２のゲート電極１０８のそれぞれの構成材料として、互いに応力の大きさが異なる材料を用いている。 （もっと読む）

【課題】被処理基板の面内でのシリサイド化を均一に進行させることができるＴｉ膜の成膜方法を提供すること。
【解決手段】載置台にＳｉ部分を有する被処理基板を配置し、被処理基板を加熱し、チャンバ内を所定の圧力にし、チャンバ内にＴｉＣｌ_４ガスおよび還元ガスを含む処理ガス導入しつつ、高周波電界を形成することにより処理ガスをプラズマ化し、被処理基板の表面でＴｉＣｌ_４ガスおよび還元ガスによる反応を生じさせて被処理基板のＳｉ部分にＴｉ膜を成膜する際に、被処理基板のＳｉ部分でのＴｉＳｉの生成反応が抑制されるように、チャンバ内圧力および印加する高周波電力のパワーを制御する。 （もっと読む）

【課題】ウエハ割れを低減しつつ、ＦＬＡ処理することが可能な半導体製造システムを提供する。
【解決手段】半導体装置の製造方法は、半導体基板１上に、キャップ膜１４を形成し、少なくとも前記半導体基板１の端部の上面１ｇ上、ベベル面１ｃ、１ｄ上および側面１ｅ上のキャップ膜１４を選択的に除去し、少なくとも半導体基板１の端部の上面１ｇ、ベベル面１ｃ、１ｄおよび側面１ｅに形成された素子形成膜１ｂを選択的に除去し、素子形成膜１ｂを除去した後、０．１ｍ秒〜１００ｍ秒のパルス幅の光を半導体基板１に照射することにより、半導体基板１を加熱処理することを含み、キャップ膜１４は、光のピーク波長に対する反射率が半導体基板１よりも低い。 （もっと読む）

【課題】溝配線等をめっき成膜する際の配線内のボトムアップ量やめっき膜に含まれる不純物量を一定に保持するめっき成膜装置、成膜制御方法を提供する
【解決手段】めっき成膜装置１０は、基板の表面にＣｕ膜をめっき成膜するためのめっき槽１２と、めっき槽１２との間でめっき液を循環させるめっき液タンク１６と、めっき液を構成する成分を含む薬液等をめっき液タンク１６へ補充する薬液供給部１８と、めっき成膜時に実際に用いられているめっき液に含まれる所定の成分の濃度を分析するめっき液分析部２０と、めっき成膜装置１０の運転制御を行うための成膜制御部２２とを有している。成膜制御部２２は、溝配線におけるボトムアップ量等を一定にするためのめっき液状態パラメータとめっき成膜条件との相関データを記憶しており、実際に使用されるめっき液の状態を示すパラメータをこの相関データと照合して、めっき電流値等のめっき成膜条件を決定する。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置の歩留まりを向上させることが可能な半導体装置の製造方法を提供すること。
【解決手段】第１層間絶縁膜１１の上に第１導電膜２３を形成する工程と、第１導電膜２３の上に、結晶化した第１強誘電体膜２４ｂを形成する工程と、第１強誘電体膜２４ｂの上に、非晶質の第２強誘電体膜２４ｃを形成する工程と、第２強誘電体膜２４ｃに付着している不純物を除去する工程と、不純物を除去した後、第２強誘電体膜２４ｃの上に第２導電膜２５を形成する工程と、第２導電膜２５を形成した後、第２強誘電体膜２４ｃを結晶化させる工程と、第１、第２導電膜２３、２５及び第１、第２強誘電体膜２４ｂ、２４ｃをパターニングすることにより、下部電極２３ａ、キャパシタ誘電体膜２４ａ、及び上部電極２５ａを備えたキャパシタQを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ＥＳＤ耐性の向上を図ったＳＯＩ構造の半導体装置を得る。
【解決手段】ＳＯＩ構造の半導体装置の入出力保護回路において、外部端子に対し、各々が並列に逆方向バイアス接続される複数のＮＭＯＳトランジスタそれぞれのドレイン抵抗の単位チャネル幅抵抗値を、順方向バイアス接続時のＨＢＭサージ耐圧と同程度のＨＢＭサージ耐圧が得られるように設定する。 （もっと読む）