【課題】ＡｌＧａＮ層の表面を平坦とし、かつ、ＡｌＧａＮ／ＧａＮ界面に存在する二次元電子ガスにダメージを与えない半導体装置の製造方法を提供する。
【解決手段】先ず、サファイア又は炭化珪素で形成される支持基板１２を用意して、支持基板上にバッファ層１４を堆積させる。次に、支持基板及びバッファ層を９００℃以上１１００℃以下に設定された成長温度に保持した状態で、バッファ層上に、ＧａＮ層１６及びＡｌＧａＮ層２０を順次に積層してＧａＮ半導体基板１０を形成する。ＧａＮ半導体基板を形成する工程に引き続いて、ＧａＮ半導体基板を５００℃以上成長温度以下の温度に保持した状態で、ＡｌＧａＮ層の上側表面２８上に、表面保護膜としてＡｌＮ層３０を形成する。 （もっと読む）

【課題】 表面に凹凸パターンを有する基板上に均一な膜を所定の膜厚で成膜する方法を提供することを目的とする。
【解決手段】 表面に凹凸パターンを有する基板上に第１の材料からなる第１の膜厚の薄膜を堆積する工程を備えた半導体装置の製造方法であって、表面に凹凸パターンを有しないモニタ基板上に前記第１の材料からなる薄膜を形成してその薄膜の膜厚を測定することにより前記第１の膜厚の薄膜を堆積する第１の条件を算出し、前記凹凸パターンを有する基板上に、前記第１の条件よりも厚い薄膜が堆積される第２の条件で前記第１の材料を堆積することを特徴とする半導体装置の製造方法を提供する。 （もっと読む）

【課題】 ゲート誘電体とゲート電極との間にＶ_t安定化層を含む半導体構造を提供することにある。
【解決手段】 Ｖ_t安定化層は、構造のしきい電圧およびフラットバンド電圧を目標値に安定化することができ、窒化金属酸化物または窒素なし金属酸化物を含み、Ｖ_t安定化層が窒素なし金属酸化物を含む条件で半導体基板またはゲート誘電体のうちの少なくとも一方が窒素を含む。また、本発明は、このような構造を形成する方法も提供する。 （もっと読む）

【課題】 短チャネルで高い電気的特性を有する有機トランジスタおよびその製造方法を提供する。
【解決手段】 基板と、ゲート電極と、ゲート絶縁層と、ソース・ドレイン電極と、有機半導体層によって構成されるボトムゲート構造の有機トランジスタにおいて、ゲート絶縁膜が、ソース・ドレイン電極に近接する部分で表面エネルギーが低く、ゲート電極に近接する部分で相対的に表面エネルギーが高く、膜厚方向に組成が異なる有機トランジスタおよびその製造方法。 （もっと読む）

【課題】絶縁膜の成膜方法において、シリコン原子を堆積させる第１ステップと、シリコン原子を窒化する第２ステップとを有するＡＬＤ法を用い、フラットバンド電圧及び界面準位の小さい好適な特性を有する薄い絶縁膜の成膜方法を提供する。
【解決手段】第１及び第２ステップでの成膜温度と圧力を同一とし、成膜温度を５１０℃以下の低温とし、圧力を７０Ｐａ以下、ＲＦパワーを０．１ＫＷ以上とすることでフラットバンド電圧及び界面準位の小さい好適な特性の絶縁膜が得られる。これらの好適な絶縁膜を備えた半導体装置が得られる。 （もっと読む）

【課題】 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法を提供する。
【解決手段】 キャパシタ領域とトランジスタ領域とを備える基板と、基板のトランジスタ領域に形成され、ゲート電極、半導体層、ソース電極及びドレイン電極を備えるＴＦＴと、基板のキャパシタ領域に形成され、下部電極と上部電極とを備えるキャパシタと、ＴＦＴのソース電極とドレイン電極のうち、何れか一方に連結される表示素子を備え、半導体層は、有機半導体層を備え、ＴＦＴのゲート電極の下部または上部に形成されるゲート絶縁膜は、少なくとも有機絶縁膜を備え、キャパシタの上部電極と下部電極との間に形成されるキャパシタ誘電膜は、無機絶縁膜を備えることを特徴とする有機電界発光表示装置である。 （もっと読む）

【課題】熱的安定性に優れたhigh-kゲート絶縁膜を実現する。
【解決手段】基板１１の上にＨｆＯ₂ よりなるhigh-k膜１４をＣＶＤ法を用いて堆積した後、high-k膜１４の上にゲート電極１５を形成し、その後、ソース・ドレイン領域又はゲート電極１５に注入された不純物に対する活性化アニール処理を行なう。high-k膜１４の堆積温度をｘ［℃］とし、活性化アニール処理の温度をｙ［℃］としたときに、ｘ及びｙは、ｙ ≦ ０．５・ｘ ＋ ８２５ の関係を満たす。 （もっと読む）

【課題】トレンチの内部に設けられる電極を絶縁するための充填酸化物層を、酸化による成長ではなく、蒸着によって形成したパワー半導体デバイスを提供する。
【解決手段】Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、 前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、前記ゲート充填酸化物層上に形成されたゲート電極と、前記トレンチの側壁と前記ゲート電極の間に挾まれ、かつゲート電極よりも密度が小さいゲート酸化膜とを備えるパワー半導体デバイス。 （もっと読む）

【課題】ゲート端部で発生するピエゾ電荷を低減するために、ゲート端部にかかる応力を低減することができる層間膜を備える半導体装置、及び、その製造方法を提供する。
【解決手段】ＧａＮ半導体基板１０の上側表面１１上に、下層保護膜３２と、第１オーミック電極４６ａ及び第２オーミック電極４６ｂと、制御電極４８と、上層保護膜３４とを備えて構成される。上層保護膜は、第１オーミック電極、第２オーミック電極及び制御電極を被覆するように下層保護膜上に形成されていて、熱により発生する応力ベクトルが下層保護膜と相反する。 （もっと読む）

【課題】
ポリメタル構造のゲート電極を有するＭＯＳＦＥＴ、特に、ＤＲＡＭのメモリセルトランジスタの接合リークをよりいっそう低減する。
【解決手段】
半導体基板上に、ゲート絶縁膜、ポリシリコン膜、タングステンなどの高融点金属膜、ゲートキャップ絶縁膜を順次積層し、エッチングによりゲートキャップ絶縁膜および高融点金属膜を選択的に除去する。その後、ゲートキャップ絶縁膜、高融点金属膜及びポリシリコン膜の側面に、シリコン窒化膜及びシリコン酸化膜からなる２重の保護膜を形成し、これをマスクとして用いてポリシリコン膜をエッチングする。その後、ライト酸化処理を行って、ポリシリコン膜の側面にシリコン酸化膜を形成する。 （もっと読む）