【課題】 縦型ＭＯＳＦＥＴのゲート抵抗・入力容量間のトレードオフを改善する。
【解決手段】 半導体装置は、第１導電型の半導体基板と、半導体基板上に形成された第１導電型の半導体領域と、半導体領域の一部分に選択的に形成されたトレンチと、トレンチ内に少なくともその一部分が位置すると共にその延長された上端部分が段部を介して幅広に形成されたゲート電極と、トレンチの壁面に沿って前記ゲート電極との間に形成されたゲート絶縁膜と、半導体領域上で前記ゲート絶縁膜を介してトレンチ底部を除く側壁を囲むように設けられた第２導電型のベース層と、ベース層の上面付近のトレンチの外側にゲート絶縁膜に隣接して形成された第１導電型のソース領域と、ゲート電極のトレンチより延長されてトレンチ内の幅よりも段部を介して幅広に形成された上端部分の下面とソース領域の上面との間の少なくとも一部に形成されると共にトレンチ内のゲート絶縁膜の膜厚よりもその膜厚が厚くなるように形成された絶縁膜と、を備える。 （もっと読む）

半導体に適用される薄い一面のｈｉｇｈ−ｋ層を形成する方法が提供される。当該方法は、処理チャンバー（１０、４０２）内に基板（２５、１０２、２０２、４０６）を設置する工程、基板（２５、１０２、２０２、４０６）上に厚い一面のｈｉｇｈ−ｋ層（２０６）を堆積する工程、及び基板（２５、１０２、２０２、４０６）上に薄い一面のｈｉｇｈ−ｋ層（１０６、２０７）を形成するために、堆積されたｈｉｇｈ−ｋ層（２０６）を薄層化する工程を有する。基板（２５、１０２、２０２、４０６）は該基板とｈｉｇｈ−ｋ層（１０６、２０７）との間に界面層（１０４、２０４）を含んでいてもよい。薄層化工程は、厚いｈｉｇｈ−ｋ層（２０６）を、反応性プラズマエッチング処理、又は、厚いｈｉｇｈ−ｋ層（２０６）の一部を変性した後、その変性部をウェット処理によって除去することが可能なプラズマ処理、に掛けることによって行われ得る。
（もっと読む）

【課題】 本発明は、安定した処理が可能で、且つゲートショートしない、ダマシンゲート構造を有する半導体装置の製造方法を提供することを目的としている。
【解決手段】 本発明は、エッチングストッパー膜に用いたシリコン窒化膜を触媒ＣＶＤ（Ｃａｔａｌｙｔｉｃ−ＣＶＤ）法により、基板温度２５０〜４００℃、触媒体温度１６００〜２０００℃で成膜する。これによって、シリコン窒化膜中の水素・塩素などの不純物を低減し、ＨＦ系のウェットエッチレートを熱酸化膜の１／４以下に抑えることにより、ゲート溝上部に露出したエッチングストッパー膜表面のエッチング量を抑えることができる。 （もっと読む）

【課題】 高誘電率膜により構成されたゲート絶縁膜と、Ｐ型不純物を含む多結晶シリコン膜により構成されたゲート電極とを含む半導体装置において、閾値電圧の増加を抑制する。
【解決手段】 Ｐ型ＭＯＳＦＥＴ１２０は、半導体基板（Ｎウェル１０２ｂ）と、半導体基板上に形成され、Ｈｆ、Ｚｒ、およびランタノイド元素のいずれかからなる群から選択される第一の元素と、ならびにＮとを含むシリケート化合物を含む高誘電率膜１０８により構成されたゲート絶縁膜と、ゲート絶縁膜上に形成されるとともに、Ｐ型不純物を含む多結晶シリコン膜１１４により構成されたゲート電極と、ゲート絶縁膜とゲート電極との間に形成され、第一の元素と多結晶シリコン膜１１４との反応を阻止するとともに、比誘電率が８以上の阻止酸化膜１１０と、を含む。 （もっと読む）

【課題】 高誘電率ゲート絶縁膜やメタルゲート電極を採用する場合に、仕事関数の変動を抑えて閾値電圧の変動量を低く抑えることができるようにし、ゲートリーク電流の増大を抑えて、信頼性の低下を招かないようにする。
【解決手段】 半導体装置を、ゲート電極１がメタルゲート電極であるか、又は、ゲート絶縁膜４が高誘電率ゲート絶縁膜である場合に、ゲート電極１とゲート絶縁膜４との間に、ゲート電極１側から順に、シリコン酸化膜２、シリコン窒化膜３を備えるものとする。 （もっと読む）

ＭＯＳＦＥＴの製造において、ＭＯＳＦＥＴに関する幾つかの構造的目的を果たす再酸化段階を提供することが知られている。しかしながら、より小型の集積回路用のドライブを収容するＭＯＳＦＥＴのゲート絶縁層用の高誘電率材料を提供する必要性によって、ゲート絶縁層と基板との間のＳｉＯ_２界面層の過剰な成長をもたらした。ＳｉＯ_２層の過剰成長は、ＭＯＳＦＥＴ内の漏れ電流の増大につながる酸化膜換算膜厚（ＥＯＴ）を生じる。更に電極としてポリシリコンを金属と置き換えることは、処理中の酸素曝露を妨げる。結果として、本発明は、ＭＯＳＦＥＴのゲート電極（３２）の少なくとも側壁（３４）を覆う酸素障壁層（４０）の堆積段階と再酸化段階とを置き換え又は先行して行うことで、誘電界面及び金属ゲート電極への酸素拡散のための障壁を形成し、ＥＯＴの増大を防ぎ金属ゲート電極の完全性を保持する。 （もっと読む）

【課題】 高誘電率ゲート絶縁層とシリコン基板、ゲート電極界面において、低誘電率界面層が生成し、絶縁層全体の誘電率を低下させる。また、基板のシリコンが絶縁層表面まで拡散し、ゲート電極界面における低誘電率層生成を助長する。さらにシリサイド反応により、しきい値がシフトするという問題を解決する。
【解決手段】
高誘電率ゲート絶縁層１０３の上または下の界面において、シリコンの拡散、シリコンとのシリサイド生成反応および低誘電率界面層の生成を起こすことのない、かつＳｉＯ_２と比して十分高い誘電率をもつＬａとＡｌを含む金属酸化物層である絶縁層１０１１，１０１２をバリア層として具備した構造を提供する。 （もっと読む）

【課題】 自己整合的にコンタクトホールを形成する半導体装置において、ゲート電極の側面に形成する絶縁膜の耐圧を大きくする。
【解決手段】 シリコン基板１上に金属膜を含むゲート電極Ａを形成し、その側面に側壁シリコン窒化膜１３ａを形成する。さらにその側面に第一シリコン酸化膜１４、第一シリコン窒化膜１５、第二シリコン酸化膜１６、第二シリコン窒化膜１７ａを積層したサイドウォールＢを形成する。このような構造とすることにより、隣接するサイドウォールＢの間に自己整合的にコンタクトホールを形成するとき、金属膜の酸化を防止して、ゲート電極Ａの抵抗上昇を抑えることができる。 （もっと読む）

【課題】半導体装置の製造方法において、高誘電体材料膜を選択的に容易にエッチングできるようにすること。
【解決手段】シリコン基板１０４の上に、少なくとも高誘電体材料膜１０６を含む絶縁膜１０６，１１１を形成し、絶縁膜１０６，１１１上にゲート電極層１０９を形成し、ゲート電極層１０９をパターニングしてゲート電極１０９を形成し、ゲート電極１０９以外の高誘電体材料膜１０６を、フッ素化合物を含む強酸水溶液で除去する半導体装置の製造方法。 （もっと読む）

【課題】直接トンネル電流が流れる程度に薄膜化されたゲート絶縁膜におけるゲート電極からのドーパント原子の基板への拡散を防止すると共に、ゲートリーク電流を低減できるようにする。
【解決手段】第１の素子形成領域５１及び第２の素子形成領域５２に区画された半導体基板１１上に、酸化膜からなる第１のゲート絶縁膜１３Ａを形成する。次に、第１のゲート絶縁膜１３Ａの第２の素子形成領域５２に含まれる部分を除去し、半導体基板１１に対して酸窒化性雰囲気で熱処理を行なうことにより、第２の素子形成領域５２上に膜厚が第１のゲート絶縁膜１３Ａよりも小さい酸窒化膜からなる第２のゲート絶縁膜１５Ｂを形成する。次に、第１のゲート絶縁膜１３Ｂ及び第２のゲート絶縁膜１５Ｂを窒素プラズマに暴露することにより、窒素原子をさらに導入された第１のゲート絶縁膜１３Ｃ及び第２のゲート絶縁膜１５Ｃを形成する。 （もっと読む）