【課題】高速動作が可能でかつ、ＥＳＤ耐性の高い化合物半導体素子及びその製造方法を提供すること。
【解決手段】本発明に係る化合物半導体素子は、電界効果トランジスタ又はヘテロ接合バイポーラトランジスタからなるトランジスタ部と、トランジスタ部と並列に接続されたＥＳＤ保護部１１４と、を備え、ＥＳＤ保護部１１４は、第１導電型の不純物を含有する第１及び第２の半導体層１０９、１１３と、第１及び第２の半導体層１０９、１１３の間に形成され、第１及び第２の半導体層１０９、１１３の禁制帯幅よりも禁制帯幅が広く、かつ、不純物濃度が１×１０^１７ｃｍ^−３以下である第３の半導体層１１１と、を備えるものである。 （もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅に、Ｊ−ＦＥＴを入力としバイポーラトランジスタを出力とする増幅素子に、バックゲート構造のＪ−ＦＥＴを用いると、バックゲート−半導体基板間の容量が、増幅素子の入出力間の寄生容量（ミラー容量）となり、増幅素子の入力ロスが増大する問題に対し有効な半導体装置を提供する。
【解決手段】接地されたｐ型半導体基板11にｐ型半導体層12を積層し、ｐ型半導体層12にｎ型チャネル領域22を有するＪ−ＦＥＴと、ｎ型コレクタ領域33ｂを有するバイポーラトランジスタを設けた増幅素子とする。これにより、増幅素子の入出力間の寄生容量が発生しなくなるため、ミラー容量による入力ロスの増大を防止できる。また、Ｊ−ＦＥＴのチャネル領域は、エミツタ拡散31と同時に形成できるため、ＩＤＳＳＳや、ピンチオフ電圧が安定し、増幅素子としての消費電流のばらつきが低減し、生産性が向上する。 （もっと読む）

【課題】３ー５族半導体デバイスを４族半導体デバイスと一緒に、単一のダイの上にモノリシック集積することができる半導体装置を提供する。
【解決手段】第１、第２の表面を有する両面仕上げ処理された半導体基板と、前記第１の表面上に形成され、一つの４族半導体デバイスを含む４族半導体層と、前記第２の表面上に形成され且つ前記少なくとも一つの４族半導体デバイスに電気的に結合された３−５族半導体デバイスを含む３−５族半導体本体１３０とを備える。さらに電気的結合のための基板ビア１１２及び／又はウェハ貫通ビア１１４を備える。４族半導体層はエピタキシャルシリコン層とすることができ、エピタキシャル層上に形成されたＴＦＥＴ及びショットキーダイオード（ＦＥＴＫＹ）とすることができる。また、３−５族半導体デバイスは高電子移動度トランジスタ（ＨＥＭＴ）１７０とすることができる。 （もっと読む）

【課題】歪特性の改善が可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、第１のＦＥＴ１０３および第２のＦＥＴ１１３のそれぞれに対応して設けられた基板電位制御用半導体層９０２および９０３と、半導体基板内に設けられ、基板電位制御用半導体層９０２および９０３のそれぞれを電気的に分離する素子間分離領域９０１と、基板電位制御用半導体層９０２および９０３のそれぞれに対応して設けられた第１の基板電位制御用電極１０８および第２の基板電位制御用電極１１８と、第１の基板電位制御用電極１０８および第２の基板電位制御用電極１１８のそれぞれに対応して設けられ、対応する基板電位制御用電極に高電圧又は低電圧を印加する複数の第１の基板電位制御信号源１０９および第２の基板電位制御信号源１１９とを備える。 （もっと読む）

【課題】高周波帯域で動作する半導体装置の特性の低下を抑制しつつ、製造コストを低減できる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、電界効果型トランジスタと、ヘテロ接合バイポーラトランジスタと、ヘテロ接合バイポーラトランジスタのＧａＡｓベース層７を用いて形成されたベースエピ抵抗素子２８と、電界効果型トランジスタのＩｎＧａＡｓチャネル層４を用いて形成された配線部２６と、配線部２６とベースエピ抵抗素子２８とを絶縁する高抵抗化領域２７と、配線部２６の水平方向の周囲を囲う絶縁性の素子分離領域２４とを含む。また、ベースエピ抵抗素子２８は、半絶縁性ＧａＡｓ基板１の主面に垂直な方向から見て、配線部２６と交差しているベースエピ抵抗素子領域２９を有する。 （もっと読む）

【課題】ＨＥＭＴ用エピタキシャル層の移動度を低下させることのない、電気特性の良いトランジスタ素子用エピタキシャルウェハを製造することができるトランジスタ素子用エピタキシャルウェハの製造方法を提供する。
【解決手段】基板２上に高電子移動度トランジスタ用エピタキシャル層３を形成し、高電子移動度トランジスタ用エピタキシャル層３上に、ヘテロバイポーラトランジスタ用エピタキシャル層４を形成するトランジスタ素子用エピタキシャルウェハ１の製造方法において、高電子移動度トランジスタ用エピタキシャル層３を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、ヘテロバイポーラトランジスタ用エピタキシャル層４を、高電子移動度トランジスタ用エピタキシャル層３の成長温度よりも低温で成長させる方法である。 （もっと読む）

接合形電界効果トランジスタ（ＪＦＥＴ）を駆動するための、ＤＣ接続２段ゲートドライバが提供される。ＪＦＥＴは、ＳｉＣ ＪＦＥＴのようなワイドバンドギャップ接合形電界効果トランジスタ（ＪＦＥＴ）であり得る。ドライバは、第１ターンオン回路、第２ターンオン回路及びプルダウン回路を含む。ドライバは、入力パルス幅変調（ＰＷM）制御信号を受け入れて、ＪＦＥＴのゲートを駆動させるための出力ドライバ信号を発生させるように配置される。 （もっと読む）

【課題】携帯電話用コンデンサマイクロフォンなどにおいて、Ｊ−ＦＥＴのソース−ドレイン間にＲＦフィルタを接続する回路が採用される場合に、個別のＲＦフィルタとＪ−ＦＥＴを基板に実装すると、組立工程での歩留まりの低下が問題となる。また小型化の要求にも対応できない問題があった。
【解決手段】１つのｎ型半導体基板に、Ｊ−ＦＥＴとＲＦフィルタを集積化する。半導体基板をバックドレインとし、ｎ型半導体基板表面に設けたｐ型不純物領域内にＪ−ＦＥＴを形成する。バックドレインは表面のＪ−ＦＥＴのドレイン領域と接続する。Ｊ−ＦＥＴのゲート領域はＪ−ＦＥＴのチャネル領域と、ｐ型不純物領域に設けられる。ドレイン領域の一部はＪ−ＦＥＴのチャネル領域からｎ型半導体基板まで延在し、ｎ型半導体基板には、ｐ型不純物領域を設けてＪ−ＦＥＴのソース−ドレイン間にＲＦ−フィルタを構成する。 （もっと読む）

高い周囲温度環境において作動することが可能なワイドバンドギャップ（例えば、＞２ｅＶ）半導体接合形電界効果トランジスタ（ＪＦＥＴ）のためのゲートドライバについて記載される。ワイドバンドギャップ（ＷＢＧ）半導体デバイスは、炭化ケイ素（ＳｉＣ）及び窒化ガリウム（ＧａＮ）を含む。ドライバは、入力、出力、第１供給電圧を受け取るための第１基準線、第２供給電圧を受け取るための第２基準線、グランド端子、６つの接合形電界効果トランジスタ（ＪＦＥＴ）を有する非反転ゲートドライバであり得、第１ＪＦＥＴおよび第２ＪＦＥＴは、第１反転バッファを形成し、第３ＪＦＥＴおよび第４ＪＦＥＴは、第２反転バッファを形成し、及び第５ＪＦＥＴ及び第６ＪＦＥＴは、高温パワーＳｉＣ ＪＦＥＴを駆動させるために使用され得るトーテムポールを形成する。反転ゲートドライバも記載される。 （もっと読む）

【課題】 従来のダイオードでは、微小な電圧領域では、十分な検波特性が得られない。
【解決手段】 電子及び正孔が、ダイレクトトンネル現象により透過可能な厚さの空乏層を挟んでｐ型半導体層及びｎ型半導体層が相互に接合されている。ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。電圧無印加時の平衡状態で、空乏層に連続するエネルギバンドの曲がり部よりも空乏層から離れた領域において、ｐ型半導体層の価電子帯上端の電子のエネルギレベルが、ｎ型半導体層の伝導帯下端の電子のエネルギレベルと同等か、またはそれよりも高い。 （もっと読む）