【課題】ノーマリオフでオン抵抗の低いＨＦＥＴを実現すること。
【解決手段】ＨＦＥＴ１００は、第１キャリア走行層１０３上の互いに離間した２つの領域上に、２つに分離して形成されたノンドープのＧａＮからなる第２キャリア走行層１０４と、２つの分離した第２キャリア走行層１０４上にそれぞれ位置するＡｌＧａＮからなるキャリア供給層１０５を有している。第２キャリア走行層１０４とキャリア供給層１０５は、第１キャリア走行層１０３上に選択的に再成長させて形成した層である。第２キャリア走行層１０４とキャリア供給層１０５のヘテロ接合界面１１０は平坦性が高く、そのヘテロ接合界面１１０近傍は再成長に伴って混入した不純物はほとんど見られないため、２ＤＥＧの移動度を低下させることがなく、オン抵抗が低減されている。 （もっと読む）

【課題】低電圧で作動するとともに大きなベース電圧を印加した場合でも耐電圧が高く、各種の回路素子への応用が容易で、製造コストを抑えた有機トランジスタ及び回路素子を提供する。
【解決手段】コレクタ電極１とエミッタ電極２と両電極間に設けられた有機半導体層３と有機半導体層３内に設けられたベース電極４とを有する縦型トランジスタ部、及び、ベース電極４とベース電圧電源端子７との間に設けられた抵抗部６、を有する。抵抗部６は、コレクタ電極１と同じ材料からなりベース電圧電源端子７に接続する第１電極２１と、エミッタ電極２と同じ材料からなりベース電極４に接続する第２電極２２と、有機半導体層３と同じ材料からなり第１電極２１及び第２電極２２間に挟まれた抵抗層２４とを有する。 （もっと読む）

【課題】電気回路中にて静電気放電保護を確実化しながら小型化を実現する。
【解決手段】電気回路において静電気放電保護素子として使用するためのゲート制御されたフィン型抵抗素子は、第１端子領域、第２端子領域、および、第１端子領域と第２端子領域との間に形成されたチャネル領域を有するフィン構造体を備えている。さらに、フィン型抵抗素子は、チャネル領域の上面の一部上に少なくとも形成されたゲート領域を備えている。ゲート領域は、ゲート制御部に電気的に結合されており、ゲート制御部は、ゲート領域に印加される電気的な電位を制御することにより、電気回路が第１動作状態である間は、ゲート制御されたフィン型抵抗素子の電気抵抗を高くし、静電気放電現象の開始によって特徴付けられている第２動作状態では、電気抵抗をより低くする。 （もっと読む）

【課題】表面が（１１１）面以外であるシリコン層と、表面が（０００１）面である窒化物半導体層とを基板に設け、かつシリコンと窒化物半導体の線膨張係数の違いに起因した応力を小さくする。
【解決手段】まずＳＯＩ（Silicon On Insulator）基板を準備する。ＳＯＩ基板は、表面が（１１１）面であるシリコン基板１００上に絶縁層１２０及びシリコン層２００を積層した基板である。シリコン層２００は、表面が（１１１）面以外の面方位である。次いで、絶縁層１２０及びシリコン層２００に、底面にシリコン基板１００が露出している開口部２０１を形成する。次いで、開口部２０１内にＩＩＩ族の窒化物半導体層３００を形成する。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】ノーマリーオフ動作を実現するとともに製造コストの増大を防ぐことが可能な半導体装置および電子機器を提供する。
【解決手段】半導体装置１０１は、第１の電界効果トランジスタＦ１の制御電極と第２電源ノードＮ２との間に接続され、第１の電界効果トランジスタＦ１の制御電極における電圧が所定値以上になると第１の電界効果トランジスタＦ１の制御電極から第２電源ノードＮ２への方向に導通するスイッチ素子ＺＤを備え、第１の電界効果トランジスタＦ１は、エピタキシャル成長用基板と、エピタキシャル成長用基板の主表面上に形成された半導体層とを含み、第１の電界効果トランジスタＦ１の第１導通電極、第２導通電極および制御電極は半導体層上に形成され、半導体層と電気的に接続され、第１の電界効果トランジスタＦ１の制御電極および半導体層によってショットキー接合が形成されている。 （もっと読む）

【課題】バックワードダイオードの耐圧を向上させることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置には、Ｓｂを含むｐ型化合物半導体層１０１と、ｐ型化合物半導体層１０１に接合され、ＩｎＰを含むｎ型化合物半導体層１０２と、が設けられている。 （もっと読む）

【課題】過電圧に伴う破壊を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の一態様には、互いに並列に接続され、ゲート電極１０、ソース電極９及びドレイン電極１５を備えた複数の縦型トランジスタ３２と、前記複数の縦型トランジスタ３２を個別に取り囲むダイオード３１と、が設けられている。前記ソース電極９に前記ダイオード３１のアノード１１が接続され、前記ドレイン電極１５に前記ダイオードのカソード１が接続されている。 （もっと読む）

【課題】同一基板に形成されるＨＢＴとＦＥＴとの相互影響を低減する。
【解決手段】第１半導体と、第１半導体の上方に形成された第２半導体とを備え、第２半導体は、Ｐ型の伝導型を示す不純物またはＮ型の伝導型を示す第１不純物原子と、第２半導体が第１不純物原子を有する場合のフェルミ準位を、第２半導体が第１不純物原子を有しない場合のフェルミ準位に近づける第２不純物原子とを有する半導体基板を提供する。一例として、当該第２半導体の多数キャリアは電子であり、第２不純物原子は、第１不純物原子を有する第２半導体のフェルミ準位を下降させる。第２半導体は３−５族化合物半導体であり、第２不純物原子が、ベリリウム、ボロン、炭素、マグネシウム、および亜鉛からなる群から選択された少なくとも１つであってもよい。 （もっと読む）

【課題】電界効果トランジスタの局所的な温度を測定することが可能な電界効果トランジスタを提供することである。
【解決手段】本発明にかかる電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極３と、ソース電極１の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。また、本発明にかかる他の態様の電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極１と、ドレイン電極２の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。 （もっと読む）