【課題】 本発明の目的は、半導体装置単体で負電源を必要とせずにスイッチングが可能な素子を提供することである。
【解決手段】 この発明の半導体装置は、ノーマリオンFETと、一方の電極を前記FETのゲートに、他方の電極を入力端子に電気的に接続されたキャパシタと、アノード電極が前記FETのゲートに、カソード電極が前記FETのソースに電気的に接続されたダイオードと、を前記FETと同一チップ上に形成したことを特徴としており、さらに、前記キャパシタが、前記FETのゲート引き出し電極上に誘電体などの絶縁膜を形成し、形成した前記絶縁膜に金属膜を形成することにより形成されたことが好ましい。 （もっと読む）

【課題】シリコン基板上にＩＩＩ−Ｖ族半導体で形成されたＨＥＭＴとシリコン面に形成されたショツトキーダイオードのモノリシック集積デバイスを開示する。
【解決手段】少なくとも１つのビアは、ＩＩＩ−Ｖ族半導体を通じて延在して、ＩＩＩ−Ｖ族トランジスタの少なくとも１つの端子をシリコン基板に形成されたシリコンデバイスに結合させる。シリコンデバイスはショットキーダイオードと、ＩＩＩ−Ｖ族トランジスタはＧａＮＨＥＭＴとすることができる。ショットキーダイオードのアノードは、一実施形態においては、シリコン基板202に形成され、他の実施形態においては、シリコン基板上の低濃度にドープされたエピタキシャルシリコン層204に形成される。ＨＥＭＴはＧＡＮで構成されたチヤネル層２１２、ＡｌＧａＮで構成された電子供給層２１４より構成される。 （もっと読む）

【課題】ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて、出力電力値を調整可能な高周波半導体装置を提供する。
【解決手段】分配・入力整合回路３２と入力伝送線路パターン３６とを搭載した分配・入力整合回路基板１４と、複数の入力キャパシタセル４０を搭載した入力キャパシタ基板１６と、複数の電界効果トランジスタセルを搭載した半導体基板１８と、複数の出力キャパシタセル４１を搭載した出力キャパシタ基板２０と、出力伝送線路パターン３８と合成・出力整合回路３４とを搭載した合成・出力整合回路基板２２とを備え、所望の出力電力値に合わせて複数のセルからなる電界効果トランジスタのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を調整可能な高周波半導体装置３０。 （もっと読む）

【課題】 チップ面積を大きくし過ぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供する。
【解決手段】 本発明の電界効果トランジスタは、
半導体層上に、ゲート電極１１０と、ドレイン電極１０９と、ソース電極１０８と、保護ダイオード（保護ダイオード電極）１１１とが配置され、
ドレイン電極１０９が、保護ダイオード１１１の周囲の一部もしくは全部を囲む状態で形成されているか、または、
ドレイン電極１０９は、複数であり、複数のドレイン電極１０９の少なくとも一対のドレイン電極間に、保護ダイオード１１１が配置されるように形成されていることを特徴とする。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】低電圧時の電流が適度に大きく、高電圧時の電流が小さい半導体装置を提供する。
【解決手段】半導体装置１００は、整流素子Ｄ１と、抵抗Ｒ１と、ｎチャネルディプリーショントランジスタＤＴと、アノード電極パッド７ｂとが直列接続された構成を有する半導体装置１００であって、ｎチャネルディプリーショントランジスタＤＴのゲート電位を抵抗Ｒ１の両端の電位差により生成し、かつゲート電位によってｎチャネルディプリーショントランジスタＤＴのチャネル９１に空乏層Ｄを生じさせるよう構成されている。 （もっと読む）

【課題】インバータ等に適用される半導体デバイスは、寄生ダイオードにより誘導負荷からの還流電流を通流する場合、ダイオードの順方向電圧による損失が大きくなることが懸念され、また双方向デバイスを適用した場合には、２つのゲート端子を駆動する必要があり、制御の複雑化、かつ高コストになるという課題があった。
【解決手段】第一ゲート端子２、第二ゲート端子３、第一ソース端子４、第二ソース端子５を備え、第一ゲート端子２、第二ゲート端子３を各オンオフすることで４つの動作モードを有する双方向スイッチ１に適用する駆動方法であり、第一ゲート端子２あるいは第二ゲート端子３の何れか一方を常時オン状態となるように制御し、還流電流を流す経路を確保しつつ、ダイオード損失を低減し、かつ２つのゲート信号数を減らし、簡易な回路構成、かつ低コストに電源変換回路を実現することができる。 （もっと読む）

【課題】静電破壊対策においてペレットサイズに影響を与えず、かつレイアウトに影響されない構成とする。
【解決手段】ＦＥＴ領域２００に形成されたＦＥＴと、周囲領域２０２において、基体表面に形成された第１の不純物拡散領域１０６ａと、それぞれ第１の不純物拡散領域１０６ａの一端１０７ａおよび他端１０７ｂ上に形成された第１のオーミックメタル端子１１４ａおよび第２のオーミックメタル端子１１４ｄとを含むゲート抵抗１０７と、平面視において、ゲート抵抗１０７の一端１０７ａとゲート電極１２２との間には、ドレイン不純物拡散領域１０６ｂおよびドレイン電極１１４ｂの組合せ、またはソース不純物拡散領域１０６ｃおよびソース電極１１４ｃの組合せの一方が存在し、当該組合せの一方は、ゲート抵抗１０７の一端１０７ａと他端１０７ｂとを結ぶ直線を遮るように、ＦＥＴ領域２００から延在して形成された遮断部１３４を含む。 （もっと読む）

【課題】白色発光ダイオードの普及に伴って商用電源を用いる照明のニーズが高くなってきている。しかし、電源として一般的に有限の需要を持つ電解コンデンサが使用されている。高電圧駆動の白色ダイオードを用いて駆動電流を減らして、できるだけ簡素な定電流素子を実用化して部品点数の少ない発光ダイオード照明器具を実用化したい。
【解決手段】本発明は白色ダイオード駆動電圧を商用電源と近い高電圧に設定したものを用いて、駆動電流を減らして、ジャンクションＦＥＴ型定電流素子を使用可能とし、その素子の温度特性と交差を改善しかつ小型化を実現するものである。 （もっと読む）

【課題】ノーマリオフの接合型ＦＥＴは閾値が低いため、ノーマリオフの接合型ＦＥＴを用いた半導体駆動回路では高精度な電圧制御，高速な入力容量の充電，誤動作等の課題を有していた。
【解決手段】ツェナーダイオードによる高精度なゲート電圧生成方式やスピードアップコンデンサによるターンオン損失の低減，ゲート・ソース間のコンデンサの接続やソース端子の最適実装方式による誤動作の防止回路を適用することで、ノーマリオフの接合型ＦＥＴに最良な半導体駆動回路を提案する。 （もっと読む）