【課題】各種信号ラインが近接して形成されることによって生じ得る容量結合に起因し、且つ、各種信号ラインに対して影響を及ぼすノイズを十分に抑制する又は遮断することができ、電子回路の誤動作を確実に防止等することが可能な電子部品内蔵モジュールを提供する。
【解決手段】ＤＣＤＣコンバータ１は、ＩＣチップ７等が内蔵された電子部品内蔵基板２と、その上に載置されたインダクタ８等とを備えるものである。この電子部品内蔵基板２には、ＤＣＤＣコンバータ１の出力信号を監視するフィードバック用の信号ラインである配線パターン３２Ｆと、インダクタ８に接続されるスイッチング用の信号ラインである配線パターン３２Ｓとが設けられており、これらの配線パターン３２Ｆ，３２Ｓは、電子部品内蔵基板２の面方向において、互いに遠ざかる方向に延在する部位を有する。 （もっと読む）

【課題】入力側キャパシタの機能を保持しつつ、配線インピーダンスを低減することができ、これにより、電子回路の誤動作を確実に防止して正確な動作を安定に維持することが可能な電源モジュールを提供する。
【解決手段】電源モジュールとしてのＤＣＤＣコンバータは、ＩＣチップ７が内蔵された電子部品内蔵基板と、その上に載置された入力側キャパシタＣ１等とを備えるものである。電子部品内蔵基板は、入力側キャパシタＣ１とは反対側に、入力電圧が入力される入力電圧端子Ｖ_INを有し、ＩＣチップ７は、入力電圧端子Ｖ_INからの入力電圧が、所定の接地電位に接続される入力側キャパシタＣ１を経由して入力される入力電圧端子７１を有するものである。そして、入力電圧端子７１と入力側キャパシタＣ１とが接続される配線に、ビア導体（抵抗Ｒ３）が形成されるものである。 （もっと読む）

【課題】電子回路やその周辺に位置する信号ラインに対して影響を及ぼすノイズを十分に抑制する又は遮断することができ、これにより、電子回路の誤動作を確実に防止して正確な動作を安定に維持することが可能な電子部品内蔵モジュールを提供する。
【解決手段】電子部品内蔵モジュールとしてのＤＣＤＣコンバータ１は、ＩＣチップ７等が内蔵された電子部品内蔵基板２と、その上に載置されたインダクタ８等とを備えるものである。この電子部品内蔵基板２の内部には、ＤＣＤＣコンバータ１の出力信号を監視するフィードバック用の信号ラインである配線パターン３２Ｆが、電子部品内蔵基板２の面方向において、ＩＣチップ７の実装領域と重なり合うように配置されている。これにより、インダクタ８からの漏れ磁束がシールドされ、ＩＣチップ７の安定な動作が確保されるので、ＤＣＤＣコンバータ１の誤動作を防止することができる。 （もっと読む）

【課題】消費電力を抑制することができる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置１００は、差動信号を送信する差動信号送信素子１１、差動信号を伝送する一対の第１の差動伝送線路１２Ａ、１２Ｂ、差動信号送信素子１１と一対の第１の差動伝送線路１２Ａ、１２Ｂとの間に接続された一対の結合コンデンサ１４Ａ、１４Ｂ、一対の第１の差動伝送線路１２Ａ、１２Ｂの終端間に接続された終端抵抗１３を備えた第１の半導体集積回路素子１と、一対の第１の差動伝送線路１２Ａ、１２Ｂと容量性結合及び誘導性結合するように一対の第１の差動伝送線路１２Ａ、１２Ｂに予め定めた距離を離して対向配置された一対の第２の差動伝送線路２２Ａ、２２Ｂ、一対の第２の差動伝送線路２２Ａ、２２Ｂの終端に接続され且つ差動信号を受信する差動信号受信素子２１を備え、第１の半導体集積回路素子１に積層された第２の半導体集積回路素子２と、を備える。 （もっと読む）

【課題】基板を曲折する箇所に於ける機械的強度が確保された回路装置及びその製造方法を提供する。
【解決手段】回路装置１０Ａは、曲折領域１４にて曲折された回路基板１２と、回路基板の上面に形成された所定形状の導電パターン１６と、導電パターン１６に電気的に接続された半導体素子１８等の回路素子と、を主要に備えている。そして、曲折領域１４には、回路基板１２を除去して設けた第１曲折部１４Ａと、第１曲折部１４Ａよりも厚い第２曲折部１４Ｂとが含まれている。 （もっと読む）

【課題】携帯電話等の小型機器に実装可能なＳＳＤ（Solid State Drive）等の半導体装置を提供する。
【解決手段】半導体装置は、基台１と、メモリチップ１１と、コントローラチップ１２と、複数の受動素子８と、を備える。基台１は、ボンディングパッド１６を有する。メモリチップ１１は、基台１上に設けられ、ワイヤによりボンディングパッド１６に接続され、データを電気的に記憶可能である。コントローラチップ１２は、メモリチップ１１から基台１に向かう方向についてメモリチップ１１を含むメモリ領域ＭＡに設けられ、メモリチップ１１の動作を制御する。複数の受動素子８は、それぞれ、メモリ領域ＭＡに設けられる。 （もっと読む）

【課題】ＰＯＰの場合、下段パッケージの中央部には、半導体チップが搭載されているため、上段パッケージの半田ボールを周縁部に配置しなければならない等の制約がある。そこで、下段パッケージの上面に、サブ基板を配置することで、上段パッケージの様々なボール配置、あるいは様々なチップ部品を搭載することに対応できる。このようなデュアルフェイス型パッケージの場合、サブ基板の表面には複数の接続用ランドが配置される。そのため、テスト工程においてパッケージをソケット内に収納する際、サブ基板の表面を吸着することが困難となる。
【解決手段】本願の一つの発明は、デュアルフェイス型パッケージの電気的なテストにおいて、半導体パッケージの周辺部を保持した状態で、半導体パッケージをテスト用ソケットに搬送し、電気的なテストの後、そこから搬出する半導体装置の製造方法である。 （もっと読む）

【課題】半導体装置の小型化を実現する手段を提供する。
【解決手段】配線基板１０の主面１０ａに受動部品５を搭載する工程と、前記配線基板の主面に第１の半導体チップ４を搭載する工程と、前記配線基板の主面上に前記第１の半導体チップを介在して前記第２の半導体チップ２を搭載する工程と、前記第２の半導体チップの複数の電極パッドと前記配線基板の複数の電極パッドとを複数のボンディングワイヤ６で夫々電気的に接続する工程と、前記受動部品、前記第１及び第２の半導体チップ、及び前記複数のボンディングワイヤを樹脂封止する工程と、を有し、前記第１の半導体チップの高さは、前記受動部品の高さよりも高く、前記受動部品は、前記第１の半導体チップの周囲において、その一部若しくは全体が前記第２の半導体チップと平面的に重なる位置に搭載される。 （もっと読む）

【課題】半導体パッケージの反りを抑制すること。
【解決手段】半導体パッケージは、第１配線基板と、第１配線基板の第１表面上に搭載された少なくとも１つの第１半導体チップと、第２配線基板と、第２配線基板の第２表面上に搭載された少なくとも１つの第２半導体チップと、を備える。第２表面は第１表面と対向している。半導体パッケージは更に、第１表面と第２表面との間に介在する樹脂層を備える。 （もっと読む）

【課題】パッケージの小型化が可能であり且つ生産効率の良い半導体装置の製造方法の提供。
【解決手段】ＭＥＭＳを備える半導体装置の製造方法であって、電導層が絶縁層で被覆されたキャップ基板に、該絶縁層の上に少なくとも２つの電極を互いに離間させて形成するステップと、前記キャップ基板において前記少なくとも２つの電極間に電圧を印加することで、マイグレーションを起こして前記絶縁層を破壊させ、これにより、前記少なくとも２つの電極のうちの少なくとも一方を前記電導層に導通させるステップと、前記キャップ基板によりＭＥＭＳを覆うステップと、前記電導層に導通された電極を所定電位に接続することで、前記キャップ基板の電導層を所定電位に接続するステップとを含む。 （もっと読む）