【課題】チップ積層体のサイズの増加を抑制すると共に、製造コストの低減等を図ることを可能にした積層型半導体装置を提供する。
【解決手段】実施形態の積層型半導体装置１は、インターポーザ基板２上に配置されたチップ積層体７を具備する。チップ積層体７は、最下段に位置する半導体チップ６Ａを除く半導体チップ６内に設けられた貫通電極９とバンプ電極１０で電気的に接続されている。最上段の半導体チップ６Ｈ上には、インターフェースチップ１１が実装されている。インターフェースチップ１１は、半導体チップ６Ｈの表面に形成された再配線層１５等を介してインターポーザ基板１２と電気的に接続されている。 （もっと読む）

【課題】バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することを目的とする。
【解決手段】還元ガス２１を照射しながら加圧，加熱してバンプ接合して、基板２の表面に複数の半導体素子を並べて実装する際に、加圧に用いるおもり２２を分割することにより、還元ガス２１の流入経路を確保することができ、バンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。 （もっと読む）

【課題】 より信頼性の高い電力変換装置を提供する。
【解決手段】 複数の半導体チップ２と、前記複数の半導体チップ２の正極側と負極側に接合し、前記複数の半導体チップ２との接合面と対向する面に接触面３ａが形成された複数のバスバー３と、前記複数のバスバー３と接合している絶縁シート４と、前記複数の半導体チップ２の熱を放熱する放熱手段５と、前記接触面３ａと接する位置決め部材６ａが形成され、前記放熱手段５上に設けられているケース６とを有することを特徴としている。 （もっと読む）

【課題】優れる熱的特性を提供すると共に、パワー回路部と制御回路部との間の高い信頼性を具現することができる電力モジュールパッケージ及びその製造方法を提供する。
【解決手段】電力モジュールパッケージ１００は、段差部１１１及び非段差部１１２を有する基板１１０と、段差部１１１に設けられた回路配線１１１ａに電気的に接続されるパワー回路部１２０と、非段差部１１２に設けられた回路配線１１２ａに電気的に接続される制御回路部１３０と、非段差部１１２の回路配線１１２ａが露出するように、基板１１０にモールドされてパワー回路部１２０を封止するモールディング部１４０とを含む。 （もっと読む）

【課題】貫通電極と配線との接続部位の抵抗のバラつきを低減させて、配線信頼性を向上させる。
【解決手段】貫通電極用の穴部を設け、配線層に対してオーバエッチングを施す。穴部に銅を埋め込むことにより、銅からなる貫通電極を形成させて、アルミニウムからなる配線と接続させた後、熱処理により貫通電極と配線とが接続される接触領域Ｇを合金化させることで、貫通電極と配線との抵抗バラつきを低減させて、配線信頼性を向上させる。本技術は、半導体装置と、その製造に適用することができる。 （もっと読む）

【課題】半導体パッケージをより小型とすることができる半導体装置を提供すること。
【解決手段】回路素子の少なくとも一部が形成された半導体基板３と、半導体基板３の表面に配置された１または複数の表面電極４１ａ，４１ｂと、半導体基板３の裏面に配置され、上記回路素子と導通している裏面電極４２と、を備え、表面電極４１ａ，４１ｂが上記回路素子と導通している、半導体装置Ａ１であって、上記表面の側に配置されており、かつ、半導体基板３、表面電極４１ａ，４１ｂおよび裏面電極４２を支持している支持基板１と、表面電極４１ａ，４１ｂと導通しているとともに半導体基板３を貫通している導電部５１ａ，５１ｂと、をさらに備える。 （もっと読む）

【課題】Ｗ２Ｗ法を用いて積層型の半導体装置を製造する場合において、製品歩留まりを向上させつつ、製造コストの上昇を抑制する。
【解決手段】
半導体チップが複数形成されたウェーハをｍ枚積層させた後半導体チップ毎にダイシングを行って半導体チップがｍ枚積層された第１の積層チップを形成するとともに、ウェーハをｎ枚積層させた後半導体チップ毎にダイシングを行って半導体チップがｎ枚積層された第２の積層チップを形成する。次に、第１の積層チップ中に含まれる不良の半導体チップの数に応じて第１の積層チップを分類するとともに、第２の積層チップ中に含まれる不良の半導体チップの数に応じて第２の積層チップを分類する。さらに、分類後の第１の積層チップ、又は第２の積層チップを組み合わせて第３の積層チップを形成する。 （もっと読む）

【課題】 本発明の目的は、無基板チップ積層体の導通検査を従来の検査装置で実施可能なＴＳＶ実装プロセスを用いて製造するマルチチップ積層体の製造方法を提供する。
【解決手段】 ウエハを分割して形成したチップ１１０の表面に複数のテスト電極１３０と複数の外部電極１３１とを形成する。チップ１１０には外部電極１３１とテスト電極１３０とを導通する複数のシリコン貫通孔１１１が設けられる。次に、無基板チップ積層体１００を接着テープ２５２の上に固定し、充填封止体１５０を接着テープ２５２上に形成する。次に、ウエハテストトレー２６０内に接着テープ２５２を支持するテープキャリア２５０を固定する。導通検査では、無基板チップ積層体１００は接着テープ２５２に接着されたままウエハ検査装置２７０内に搭載され、ウエハ検査装置２７０の複数のプローブ２７１によって無基板チップ積層体１００の導通の良否を判定する。 （もっと読む）

【課題】比較的簡単な構成でありながらも動的で高分解能の電圧制御可能な半導体集積回路、電子機器及びマルチチップ半導体パッケージを提供すること。
【解決手段】電子機器１００は、電源ＩＣ１１０と、電源ＩＣ１１０から出力される電源電圧Ｖｓｒｃで動作するＳｏＣ＃０〜２とを備える。ＳｏＣ＃０〜２は、三次元実装されたマルチチップ半導体パッケージに搭載される。ＳｏＣ＃０〜２は、第３の端子１２３から入力されるアナログ制御信号の電位と、内部配線１２４の電位とに基づいて、第２の端子１２２から出力するアナログ制御信号を生成する電位制御回路１２５と、電源フィードバック（ＦＢ）電圧入力端子である第２の端子１２２及び第３の端子１２３と、を備える。ＳｏＣ＃０〜２は、ＦＢ出力端子ＦＢ_out／ＦＢ入力端子ＦＢ_inをカスケード接続し、最終段のＳｏＣ＃０のＦＢ出力を電源ＩＣ１１０に接続している。 （もっと読む）

【課題】３−Ｄ集積回路側方熱放散を提供する。
【解決手段】積み重ねＩＣ装置の段の間のエア・ギャップを熱伝導材料で充てんすることによって、段の一つの中の一つ以上の個所に生じた熱が側方に移動されることが可能である。熱の側方移動は段の全長に沿うことが可能であり、熱材料は電気的に絶縁していることが可能である。スルー・シリコン・ビア（ＴＳＶ）が、熱的に問題のある個所からの熱放散を支援するために、ある個所に構築されることが可能である。 （もっと読む）