半導体素子の実装方法
【課題】バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することを目的とする。
【解決手段】還元ガス２１を照射しながら加圧，加熱してバンプ接合して、基板２の表面に複数の半導体素子を並べて実装する際に、加圧に用いるおもり２２を分割することにより、還元ガス２１の流入経路を確保することができ、バンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【解決手段】還元ガス２１を照射しながら加圧，加熱してバンプ接合して、基板２の表面に複数の半導体素子を並べて実装する際に、加圧に用いるおもり２２を分割することにより、還元ガス２１の流入経路を確保することができ、バンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
複数の半導体素子をバンプを介して基板や下段となる半導体素子に並べて実装する半導体素子の実装方法に関する。
【背景技術】
【０００２】
半導体装置の高機能化，小型化の要請に応じ、半導体素子を複数個並べて実装して１パッケージ化するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｔｅ）等の半導体装置が用いられている。半導体素子の実装は、バンプを介して電極端子間をはんだ接合することにより行われるが、はんだ溶融の際の加熱により、半導体素子が反り、電極端子間の接続不良等が発生する場合があり、半導体素子の実装を生産性高く行うことが困難であった。反りの原因は、半導体素子表面に形成される回路に用いられるＡｌやＣｕあるいはＳｉＮ，ポリミド等の絶縁膜の材料と半導体裏面材料との線膨張係数差によるものである。特に、半導体装置の小型化のために半導体素子を薄くする程、反りの発生が顕著となっている。
【０００３】
そのため、従来の半導体素子の実装方法では、はんだを溶融してからはんだが凝固して電極端子間接合が完了するまでの間、半導体素子の反りを規制するように半導体素子を加圧していた。
【０００４】
上記加圧は、１つの半導体素子を実装する毎に、加圧部材を用いて１つの半導体素子に荷重を付加して行われていた。
さらに、半導体素子の実装工程を短縮するために、複数の半導体素子を１つの加圧部材により加圧して実装する場合もあった。
【０００５】
以下、図９を用いて従来の半導体素子の実装方法について説明する。
図９は従来の半導体素子の実装方法を説明する概略断面図である。
まず、バンプ４を介して互いの電極端子が接続されるように、基板２上に複数の半導体素子１を載置する。
【０００６】
次に、半導体素子１上面を加圧した状態でバンプを加熱，冷却することにより、バンプを介して電極端子間を接合する。ここで、半導体素子１の加圧は、半導体素子１上面と平行で全ての半導体素子１を覆うような大きさ、例えば、基板２と同程度の大きさの板状の加圧装置２０を用いて、基板に搭載された複数あるいは全ての半導体素子１上面全面に接するように加圧装置２０を半導体素子１上面に押圧することにより行う。
【０００７】
このように、バンプ４の溶融時から凝固するまでの期間加圧を行うことにより、半導体素子１の実装時に半導体素子１が反ることを防止している。
ここで、バンプ４と電極端子の接合の際に、バンプ４表面に酸化膜が形成されていると、バンプ４を構成するはんだの濡れ性が低化し、バンプ４と電極端子との間に間隙が生じ、接合強度が低化する問題が生じていた。そのため、従来の半導体素子の実装方法では、バンプ４に蟻酸を導入しながら加熱，加圧を行い、酸化膜を還元して除去しながら実装を行っていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−３７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の半導体素子の実装方法では、蟻酸をバンプ４に導入する際に、半導体素子１上に加圧部材２０が載置されているため、蟻酸がおもり２０を回り込んでバンプ４に供給されていた。そのため、蟻酸がバンプ４まで十分に導入されず、バンプ４表面の酸化膜除去が不十分となり、バンプ４の接合強度が十分確保されないという問題が生じていた。
【００１０】
本発明は、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半導体素子の実装方法は、基板または下段となる第１の半導体素子の表面にバンプを介して第２の半導体素子を仮接合する工程と、前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、複数の加圧部材を用いて前記第２の半導体素子および前記第３の半導体素子を加圧すると共に還元ガスを導入しながら前記バンプを加熱する工程と、前記加圧を継続しながら前記バンプを冷却する工程とを有し、前記加圧部材は互いに離間され、前記加圧部材がそれぞれ１または複数の前記第２の半導体素子または前記第３の半導体素子上に載置されることを特徴とする。
【００１２】
また、前記加圧部材がそれぞれ１つの前記第２の半導体素子または前記第３の半導体素子上に載置されても良い。
また、前記還元ガスの流通経路となる孔を備える接続部によってそれぞれの前記おもりが互いに接続されても良い。
【００１３】
また、前記接続部が金網形状または格子形状であっても良い。
また、前記接続部が前記加圧部材の変位に応じて変形可能な弾性を有しても良い。
また、前記加圧部材が磁性材料で形成され、電磁石を用いて前記加圧部材の載置および引き上げを制御しても良い。
【００１４】
また、前記加圧部材が、基材および、前記基材の前記第２の半導体素子または前記第３の半導体素子と対向する面に形成される複数のピンから構成され、前記ピンの長さはそれぞれ等しく、前記ピンが前記第２の半導体素子または前記第３の半導体素子と接する状態で前記加圧を行っても良い。
【００１５】
また、前記加圧部材がおもりであることが好ましい。
さらに、本発明の半導体素子の実装方法は、基板または下段となる第１の半導体素子の表面に第２の半導体素子をバンプを介して仮接合する工程と、前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、前記基板または下段となる第１の半導体素子の表面に前記仮接合された前記第２の半導体素子および前記第３の半導体素子を取り囲むガイドを形成した後、前記ガイドで囲まれた領域内に粒状物を流入させて前記第２の半導体素子および前記第３の半導体素子を加圧する工程と、前記加圧を行った状態で還元ガスを導入しながら前記バンプを加熱する工程と、前記加圧を継続しながら前記バンプを冷却する工程とを有することを特徴とする。
【００１６】
また、前記第２の半導体素子または前記第３の半導体素子の一部または全部に、他の半導体素子をさらに積層し、積層する度に前記仮接合を行い、前記加圧を積層された半導体素子上から行っても良い。
【００１７】
また、前記基板または下段となる第１の半導体素子がウェハに形成された複数の半導体素子であっても良い。
また、前記還元ガスが蟻酸ガスまたは水素ガスであっても良い。
【発明の効果】
【００１８】
以上のように、還元ガスを導入しながら加圧，加熱してバンプ接合し、基板または下段となる半導体素子の表面に複数の半導体素子を並べて実装する際に、加圧に用いる加圧部材を分割することにより、還元ガスの流入経路を確保することができ、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１における半導体素子の実装方法の仮接合工程を順に説明する概略断面図
【図２】実施の形態１における半導体素子の実装方法の本接合工程を順に説明する概略断面図
【図３】実施の形態２におけるおもりの構造を説明する図
【図４】実施の形態３におけるおもりによる加圧方法を説明する図
【図５】実施の形態４におけるおもりの構造を説明する図
【図６】実施の形態５におけるおもりの構造を説明する図
【図７】実施の形態６における半導体素子の実装方法を説明する図
【図８】実施の形態７における半導体素子の実装方法を説明する図
【図９】従来の半導体素子の実装方法を説明する概略断面図
【発明を実施するための形態】
【００２０】
基板や下段となる半導体素子の表面に複数の半導体素子を並べ、それぞれの電極端子を対応する基板や下段となる半導体素子の表面に形成された電極端子とバンプを介して接合することにより個々の半導体素子を基板や下段となる半導体素子の表面に実装する。この際、搭載する半導体素子が反らないように各半導体素子上から加圧装置を用いて加圧した状態で、バンプ表面の酸化膜を除去するために還元ガスをバンプに導入しながら、バンプを一括して加熱，冷却して電極端子間をはんだ接合する。そして、加圧装置の内、少なくとも半導体素子と接触する加圧部材を複数に分割し、分割された各加圧部材で押圧することにより、１または複数の半導体素子を加圧することが本発明の特徴である。このように、加圧部材を分割して加圧部材と加圧部材との間の空間を還元ガスの流入経路として確保することにより、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。特に、加圧部材として印加に必要な荷重に対応する重さのおもりの自重を用いた場合は、半導体素子上におもりを載置したあと、おもりの移動に用いる加圧装置本体を半導体素子から離間することができるため、おもりの上の空間からも還元ガスの流入経路を確保でき、より効率的にバンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、半導体素子を１つ１つ加圧して実装する場合にも、１つの半導体素子上におもりを載置して加圧することにより、半導体素子上部を加圧装置が覆うことがなくなるため、還元ガスの流入を促進でき、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、自重によらず、半導体素子を加圧するように加圧部材を非接触で制御することによっても、加圧装置本体が還元ガスの流通の妨げとならず、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【００２１】
また、実装時間を短縮するために、実装工程を仮接合工程と本接合工程とに分けても良い。仮接合工程は半導体素子を搭載する毎に行い、加熱期間のみ加圧するものである。仮接合では、少なくとも、位置合わせした電極端子間を、搬送工程等において外れない程度に固定できれば良い。本接合は仮接合を複数の半導体素子について行った後に一括して行うものであり、加熱から冷却期間にわたり加圧を行う。そして少なくとも本接合工程において、加圧を複数に分割した加圧部材を用い、加圧部材の間隙を流路として還元ガスを導入する。このように、加圧部材を分割して還元ガスの流入経路を確保しながら加圧を行うことにより、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができ、実装時間の大部分を占める工程である冷却と同時に加圧する工程を、全ての半導体素子を一括して行う本工程のみで行うことにより、実装時間を短縮して生産性の向上を図ることもできる。
【００２２】
以下、図面を用いて、各実施の形態として具体的な加圧方法を説明する。ここでは、仮接合と本接合により実装する方法を用い、基板に複数の半導体素子を並べて実装する場合を例として説明する。また、加圧部材としておもりを用いる場合を例に説明する。
（実施の形態１）
図１，図２を用いて実施の形態１における半導体素子の実装方法を説明する。
【００２３】
図１は実施の形態１における半導体素子の実装方法の仮接合工程を順に説明する概略断面図、図２は実施の形態１における半導体素子の実装方法の本接合工程を順に説明する概略断面図である。
【００２４】
図１に示すように、実施の形態１では、仮接合として、基板２上に半導体素子を実装し、さらに、半導体素子に隣接して別の半導体素子１を実装し、このような実装を繰り返して基板表面に複数の半導体素子を並列して実装する。
【００２５】
まず、図１（ａ）に示すように、基板２の電極端子７または半導体素子１の電極端子８のいずれかにバンプ４を形成する。
次に、図１（ｂ）に示すように、電極端子７，８の位置を合わせて基板２上に半導体素子１を載置し、仮接合として、加熱しながら半導体素子１を加圧し、加熱を終了すると共に加圧も終了する。また、加熱に代わり超音波を印加しても良い。
【００２６】
このような仮接合により、図１（ｃ）に示すように、バンプ４と電極端子７，８との界面領域のみを合金化して合金領域４ｂを形成することにより基板２と半導体素子１とを仮接合する。このような部分的な合金化は、加圧，加熱時間により制御される。この時、加圧，加熱を解除した瞬間はバンプ４の合金化されていない領域である非合金層４ａは溶融状態である。また、加圧を解除することにより、半導体素子１は表裏の線膨張係数差により反りを生じ始める。この状態で、非合金層４ａは凝固し始め、半導体素子１が完全に反る前に凝固が完了することにより、半導体素子１の反りを抑制しながら半導体素子１の仮接合を行うことができる。このように、反りによる応力がバンプ４に印加する際に、非合金層４ａは合金化せず溶融しているため、反りによりバンプ４が切断されることを防止することができる。ここで、加圧，加熱を解除した後、冷却ガス等でバンプ４を冷却することにより、凝固が促進し、より反りを抑制しながら半導体素子１を仮接合することができる。
【００２７】
さらに、バンプ４の形成から仮接合を行って、半導体素子１と隣接して、基板２上に半導体素子３を実装する。このような半導体素子の実装を繰り返し、図１（ｄ）に示すように、基板２上に複数の半導体素子を並列に実装する。
【００２８】
次に、図２に示すように、実施の形態１では、本接合として、仮接合を繰り返して実装した半導体素子１，３のバンプ４の非合金層４ａ（図１参照）を一括して合金化する。
まず、図２（ａ）に示すように、基板２上に実装された複数の半導体素子１，３を一括して加圧した状態で加熱する。この時、バンプ４表面の酸化膜を還元除去するために、バンプ４に還元ガス２１を導入しながら行う。
【００２９】
このような加熱により非合金層４ａが再溶融し、この状態で加圧されることにより半導体素子１，３の反りが除去される。つまり、加熱，加圧により半導体素子１，３の反りが戻る方向に作用するが、バンプ４が完全に合金化されておらず非合金層４ａが溶融するため、半導体素子１，３の戻りを阻害せず、溶融した非合金層４ａが反りの戻りを吸収し、半導体素子の反りを除去することができる。本実施の形態では、複数のおもり２２を用いて加圧を行い、各おもり２２が１または複数の半導体素子１，３を加圧することが特徴である。同時に、還元ガス２１がおもり２２の間隙からバンプ４まで流入することができる。
【００３０】
次に、図２（ｂ）に示すように、加熱を停止し、加圧状態を維持したまま冷却ガス１１を導入してバンプ４を冷却する。このように、加圧状態でバンプ４を冷却することにより、バンプ全体が凝固して合金層４ｃとなり、半導体素子が反りのない状態で基板２に実装固定される。
【００３１】
最後に、冷却ガス１１の導入および加圧を停止すると、図２（ｃ）に示すように、基板２上へ複数の反りのない半導体素子が実装される。
以上のように、本接合の際に、複数に分割されたおもり２２を用いて、基板上に並列して実装された複数の半導体素子を一括して加圧することができるため、還元ガス２１が十分導入されてバンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【００３２】
なお、昨今の半導体装置の小型化，高機能化に伴って、実装される半導体素子が薄型化，端子が狭ピッチ化される傾向にある。例えば、半導体素子厚が５０μｍ、電極端子間ピッチが５０μｍ程度の半導体素子を実装することがある。半導体素子を薄型化するに伴い半導体素子の反りが促進され、狭端子ピッチ化に伴い還元ガスの流通がより困難となる。そのため、薄型化，端子が狭ピッチ化された半導体素子の実装に際しては、以上の実装方法により、生産性を高めながら半導体素子の反りを抑制でき、おもりの間隙から還元ガスを流入させることができるのでより効果的にバンプ接合の強度を維持することができる。
【００３３】
また、基板や下段の半導体素子上に、高さが異なる半導体素子を実装する場合もある。この場合、全ての半導体素子を１つのおもりを用いて加圧する場合、半導体素子の高さの違いに起因しておもりが傾く場合がある。傾いたおもりで半導体素子を加圧すると半導体素子も傾いて実装され、実装不良が生じる場合があった。この場合にも、半導体素子毎におもりを載置することにより、半導体素子の高さの違いに起因しておもりが傾くことがなくなり、実装不良の発生を低減させることができる。
【００３４】
なお、はんだ材料としては、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＰｂ、ＳｎＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＩｎ、Ｉｎ、Ｓｎ等を用いることができる。電極端子としては、例えば、ＡｌＣｕ、ＡｌＳｉＣｕ、ＡｌＳｉ、Ｃｕ、Ａｌ等を用いることができる。さらに、バンプ４としてＣｕを内包したＳｎ等のはんだ、あるいはＣｕの表面にＳｎ等のはんだを設けたＣｕピラーバンプや無電解Ｎｉめっきバンプ等を用いても良い。
【００３５】
また、実装条件は、バンプ４がＳｎ２．３Ａｇである場合、融点Ｔ０は２２０℃であり、仮接合の加熱温度を２６０〜３００℃に設定し、仮接合の実装時間は０．２５〜２．０ｓｅｃ、仮接合の加圧荷重は１０〜２００Ｎとなる。また、本接合は、加熱温度を２４５〜２６０℃に設定し、実装時間は３０〜３００ｓｅｃ、加圧荷重は０．１〜０．５Ｎとなる。
【００３６】
また、図１，２の説明では、半導体素子が下に凸の向きに反る場合を例示しているが、反りの向きは半導体素子毎で任意であり、半導体素子によって反りの方向が異なっている場合でも同様の方法で実装が可能である。
（実施の形態２）
次に、図３を用いて、実施の形態２としておもりの形態の実施例を説明する。
【００３７】
図３は実施の形態２におけるおもりの構造を説明する図である。
図３に示すように、実施の形態２におけるおもり２３は、半導体素子１０に荷重を印加する複数の加圧部２４と加圧部２４とをつなぐ接続部２５とからなり、接続部２５に還元ガスの流通が可能なように網目状あるいは格子状等の孔を備えることを特徴とする。
【００３８】
このような複数の加圧部２４を接続部２５で接続された構造のおもり２３を用いて実施の形態１における本接合時の加圧を行うことにより、加圧部２４それぞれが１または複数の半導体素子１０を加圧しながら、接続部２５から還元ガスを供給することができる。そのため、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、加圧部２４が接続部２５で接続されているため、加圧の印加および解除工程を容易に行うことができる。
【００３９】
また、接続部２５を弾性を有する柔軟な材質で形成することにより、実装する半導体素子の高さが不均一な場合でも、加圧部２４の高さの変位に応じて接続部２５が変形して高さの差異を吸収し、加圧部２４が傾いて接続不良が生じることを抑制することができる。
【００４０】
接続部２５の材質は、例えば、ガラスファイバー等の繊維を用いることができる。また、ＳＵＳ，Ａｌ，Ｃｕをエッチングして形成しても良い。
上記接続部２５は格子形状や網目形状等の還元ガスが流通できる孔を備えておれば良く、様々な孔を備える形状が混載されていても良い。図３では、格子形状と網目形状の孔および加圧部２４間に網を張った形状を例示している。
【００４１】
おもりの形状以外の仮接合工程および本接合工程は実施の形態１と同様であるので説明を省略する。
（実施の形態３）
次に、図４を用いて、実施の形態３として実施の形態１および実施の形態２のおもりを用いて荷重を印加および解除する方法の実施例を説明する。
【００４２】
図４は実施の形態３におけるおもりによる加圧方法を説明する図である。
本実施の形態による加圧方法は、実施の形態１におけるおもり２２および実施の形態２におけるおもり２３（図３参照）を磁性を有する材質で形成し、電磁石２６により制御することを特徴とする。すなわち、加圧の際に、まず、電磁石２６に導電して電磁石２６に磁性を有する複数のおもり２２あるいは加圧部２４（図３参照）を吸着する。なお、おもり２２あるいは加圧部２４（図３参照）は基板２に搭載された半導体素子１０の位置に対応して吸着される。次に、それぞれのおもり２２あるいは加圧部２４（図３参照）が対応する半導体素子１０上に配置されるように電磁石２６を移動する。次に、電磁石２６に供給される電流を制御してそれぞれの半導体素子１０上におもり２２あるいは加圧部２４（図３参照）を載置する。以後、実施の形態１および実施の形態２における仮接合または本接合を行う。最後に、再び電磁石２６に導電して電磁石２６に複数のおもり２２あるいは加圧部２４（図３参照）を吸着して、半導体素子１０への加圧を解除する。以上の説明以外の工程は実施の形態１あるいは実施の形態２と同様であるので説明を省略する。
【００４３】
このように、電磁石２６を用いておもり２２またはおもり２３（図３参照）の動作を制御することにより、容易に複数のおもり２２または加圧部２４（図３参照）による加圧を制御でき、加圧により反りを抑制しながら還元ガスをバンプに導入することが容易となり、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、半導体素子が反っている場合、バンプが凝固している状態で加圧を加えると半導体素子が割れる場合があったが、電磁石２６を用いておもり２２，２３の載置を容易に制御できるので、バンプが凝固している状態ではおもり２２，２３を載置せず、溶融している状態で載置するように、おもり２２２，２３の載置タイミングを容易に制御することができる。
（実施の形態４）
次に、図５を用いて、実施の形態４としておもりの形態の実施例を説明する。
【００４４】
図５は実施の形態４におけるおもりの構造を説明する図である。
図５に示すように、おもり２７にピン形状を設けることにより、ピンとピンとの間から還元ガス２１を流入させることを特徴とする。つまり、おもり２７は基材２８の半導体素子１０と対向する面に、複数の長さの等しいピン２９を接続する構成であり、ピン２９が半導体素子１０表面を押圧することにより加圧することを特徴とする。なお、加圧以外の工程は実施の形態１あるいは実施の形態２と同様であるので説明を省略する。
【００４５】
このように、互いに間隔を空けたピン２７により加圧を行うことにより、加圧中にピン２７の間隔から還元ガス２１を流入させて各半導体素子１０のバンプ４に還元ガス２１を導入することができるので、加圧により反りを抑制しながら還元ガス２１をバンプ４に導入することが容易となり、バンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、ピン２９を基材２８に敷き詰めた場合、半導体素子のサイズや半導体素子間ピッチに制約されることなく、位置合わせも不要となるので、容易に加圧を行うことが可能である。
【００４６】
また、ピン２９は伸縮可能なピンを用いることもできる。また、自重や非接触により加圧を行うことに限らず、加圧装置で基材２８に荷重をかけることによっても、加圧装置本体が妨げとならず、ピン２９間を還元ガス２１が流通できる。
【００４７】
また、おもり２７の動作を電磁石で行うこともできる。この場合、基材２８を磁性を備える材料で形成する。また、実装された半導体素子毎におもり２７を載置できるように分割することも可能である。
（実施の形態５）
次に、図６を用いて、実施の形態５としておもりの形態の実施例を説明する。
【００４８】
図６は実施の形態５におけるおもりの構造を説明する図である。
図６に示すように、実施の形態５におけるおもりとして多数の粒状物３０を用いることを特徴とする。
【００４９】
加圧の際には、まず、複数の半導体素子１０が並んで接合された基板２上に、全ての半導体素子１０を囲むようなガイド３１を設ける。次に、ガイド３１内に多数の粒状物３０を流入させる。粒状物３０の自重により各半導体素子１を加圧する。加圧する圧力は粒状物３０の重さと個数で調整する。荷重を解除する際には、ガイド３１をはずして粒状物を流出させる。ここで、粒状物３０は球形であることが好ましいが、ある程度の流動性が確保できれば形状は任意である。また、大きさは、粒状物３０の最短の直径が基板２と半導体素子１０との間隔より大きければ基板２と半導体素子１０との間に流入することがないので好ましく、半導体素子１０表面に均一に荷重が印加されるように、半導体素子１０表面の短辺の例えば１／５より最短の直径が小さいことが好ましい。
【００５０】
また、粒状物３０の材質を鉄等の磁性を有する物とすることにより、粒状物３０の流入および流出を容易かつ便宜に行うことができる。つまり、加圧の際に、ガイド３１を基板２上に設けた後、粒状物３０を吸着した電磁石をガイド３１内に移動させる。次に、電磁石の電源を遮断し、粒状物３０をガイド３１内に流入させる。除圧の際には、再び電磁石に電源を供給すると共に電磁石を半導体素子１０に近づけ、ガイド３１内の粒状物３０を電磁石に吸着させる。
【００５１】
以上のように、粒状物３１を用いて加圧することにより、粒状物３１の隙間を通って還元ガスが供給されるため、加圧により反りを抑制しながら還元ガスをバンプ４に導入することが容易となり、バンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、半導体素子のサイズや半導体素子間ピッチに制約されることなく、位置合わせも不要となるので、容易に加圧を行うことが可能である。
（実施の形態６）
次に、図７を用いて、実施の形態６の半導体素子の実装方法を説明する。
【００５２】
図７は実施の形態６における半導体素子の実装方法を説明する図である。
図７に示すように、本実施の形態の特徴は、基板２に形成される半導体素子３の少なくとも一部にさらに半導体素子３２が積層されることである。基板２上に搭載される半導体素子の段数が異なることにより、搭載された半導体素子を合わせた高さが異なる場合であっても、本接合の際に、おもり２２等の実施の形態１〜３で例示したおもりを半導体素子毎に載置させることにより、おもりが傾くことなく接合精度を確保できると共に、加圧により反りを抑制しながら還元ガスをバンプに導入することが容易となり、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、実施の形態５のように、本接合の際に、粒状物３０（図６参照）を用いて加圧をしても、搭載された半導体素子を合わせた高さの差を流動する粒状物３０（図６参照）で吸収できるので、半導体素子の接合精度を維持することができる。
【００５３】
ここで、仮接合は１つの半導体素子３または半導体素子３２を搭載する度に行い、本接合は全ての半導体素子の仮接合が終了した後に、基板２毎に一括して行う。それ以外の工程は、上記各実施の形態と同様であるので説明を省略する。
（実施の形態７）
次に、図８を用いて、実施の形態７における半導体素子の実装方法について説明する。
【００５４】
図８は実施の形態７における半導体素子の実装方法を説明する図であり、図８（ａ）は半導体素子を実装したウェハの構成を示す斜視図、図８（ｂ）は半導体素子を実装したウェハの構成を示す断面図、図８（ｃ）は積層した半導体素子を個片化する工程を説明する断面図である。
【００５５】
以上の各実施の形態では、基板あるいは半導体素子上に複数段の半導体素子を実装する方法について説明したが、実施の形態７における半導体素子の実装方法の特徴は、基板に代わり複数の半導体素子が形成されたウェハの各半導体素子上に１または複数段の半導体素子を実装することである。
【００５６】
図８に示すように、ウェハ１３の表面には複数の半導体素子１４が互いにスクライブ領域１５を介してマトリクス状に形成されている。本実施の形態では、まず、ウェハの状態で半導体素子１４上に１または複数の半導体素子３３を搭載する。この際、半導体素子３３を搭載する毎に仮接合し、全ての半導体素子３３の仮接合を行ってから、ウェハ１３単位で一括して全ての半導体素子のバンプ４に対して還元ガスを供給しながら、上記各実施の形態で示した半導体素子毎に加圧部材を載置する加圧を行って本接合を行う（図８（ａ），図８（ｂ））。
【００５７】
このようにして、ウェハ１３上の半導体素子１４上に１または複数の半導体素子を搭載した状態で、各半導体素子を一括モールドし、その後、スクライブ領域１５に沿ってダイシングブレード１６等を用いてダイシングすることにより、半導体素子が積層された半導体素子１４が搭載された半導体装置を個片化する（図８（ｃ））。
【００５８】
以上のように、ウェハ状態で半導体素子１４上に半導体素子３３を実装する毎に仮接合し、全ての半導体素子３３の仮接合を行った後、ウェハ一括で本接合を行うことにより、薄型化，端子が狭ピッチ化された半導体素子であっても、半導体素子の搭載毎に反りを抑制して接合する場合と比較すると生産性を向上させながら、バンプ４と電極端子との間に間隙が発生することを抑制すると共に、バンプ接合の際の反りを抑制することができる。
【００５９】
なお、上記各実施の形態において、還元ガスとしては、蟻酸等のカルボン酸、またはＨ２ガス等を用いることができる。
また、仮接合の前にＡｒプラズマ洗浄を行うことによりバンプ表面のはんだ酸化膜を除去しても良い。バンプ表面の酸化物を除去することにより、接合部の空隙の発生をさらに抑制して接合強度を向上させると共に接合を短時間で行うことができる。さらに、Ａｒプラズマ洗浄後、Ｈ２ガス雰囲気中に保持することにより、その後の酸化を抑制することもできる。
【産業上の利用可能性】
【００６０】
本発明は、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができ、複数の半導体素子をバンプを介して基板や下段の半導体素子に並べて実装する半導体素子の実装方法等に有用である。
【符号の説明】
【００６１】
１ 半導体素子
２ 基板
３ 半導体素子
４ バンプ
４ａ 合金層
４ｂ 非合金層
７ 電極端子
８ 電極端子
１０ 半導体素子
１１ 冷却ガス
１３ ウェハ
１４ 半導体素子
１５ スクライブ領域
１６ ダイシングブレード
２０ 加圧装置
２１ 還元ガス
２２ おもり
２３ おもり
２４ 加圧部
２５ 接続部
２６ 電磁石
２７ おもり
２８ 基材
２９ ピン
３０ 粒状物
３１ ガイド
３２ 半導体素子
３３ 半導体素子
【技術分野】
【０００１】
複数の半導体素子をバンプを介して基板や下段となる半導体素子に並べて実装する半導体素子の実装方法に関する。
【背景技術】
【０００２】
半導体装置の高機能化，小型化の要請に応じ、半導体素子を複数個並べて実装して１パッケージ化するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｔｅ）等の半導体装置が用いられている。半導体素子の実装は、バンプを介して電極端子間をはんだ接合することにより行われるが、はんだ溶融の際の加熱により、半導体素子が反り、電極端子間の接続不良等が発生する場合があり、半導体素子の実装を生産性高く行うことが困難であった。反りの原因は、半導体素子表面に形成される回路に用いられるＡｌやＣｕあるいはＳｉＮ，ポリミド等の絶縁膜の材料と半導体裏面材料との線膨張係数差によるものである。特に、半導体装置の小型化のために半導体素子を薄くする程、反りの発生が顕著となっている。
【０００３】
そのため、従来の半導体素子の実装方法では、はんだを溶融してからはんだが凝固して電極端子間接合が完了するまでの間、半導体素子の反りを規制するように半導体素子を加圧していた。
【０００４】
上記加圧は、１つの半導体素子を実装する毎に、加圧部材を用いて１つの半導体素子に荷重を付加して行われていた。
さらに、半導体素子の実装工程を短縮するために、複数の半導体素子を１つの加圧部材により加圧して実装する場合もあった。
【０００５】
以下、図９を用いて従来の半導体素子の実装方法について説明する。
図９は従来の半導体素子の実装方法を説明する概略断面図である。
まず、バンプ４を介して互いの電極端子が接続されるように、基板２上に複数の半導体素子１を載置する。
【０００６】
次に、半導体素子１上面を加圧した状態でバンプを加熱，冷却することにより、バンプを介して電極端子間を接合する。ここで、半導体素子１の加圧は、半導体素子１上面と平行で全ての半導体素子１を覆うような大きさ、例えば、基板２と同程度の大きさの板状の加圧装置２０を用いて、基板に搭載された複数あるいは全ての半導体素子１上面全面に接するように加圧装置２０を半導体素子１上面に押圧することにより行う。
【０００７】
このように、バンプ４の溶融時から凝固するまでの期間加圧を行うことにより、半導体素子１の実装時に半導体素子１が反ることを防止している。
ここで、バンプ４と電極端子の接合の際に、バンプ４表面に酸化膜が形成されていると、バンプ４を構成するはんだの濡れ性が低化し、バンプ４と電極端子との間に間隙が生じ、接合強度が低化する問題が生じていた。そのため、従来の半導体素子の実装方法では、バンプ４に蟻酸を導入しながら加熱，加圧を行い、酸化膜を還元して除去しながら実装を行っていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−３７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の半導体素子の実装方法では、蟻酸をバンプ４に導入する際に、半導体素子１上に加圧部材２０が載置されているため、蟻酸がおもり２０を回り込んでバンプ４に供給されていた。そのため、蟻酸がバンプ４まで十分に導入されず、バンプ４表面の酸化膜除去が不十分となり、バンプ４の接合強度が十分確保されないという問題が生じていた。
【００１０】
本発明は、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半導体素子の実装方法は、基板または下段となる第１の半導体素子の表面にバンプを介して第２の半導体素子を仮接合する工程と、前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、複数の加圧部材を用いて前記第２の半導体素子および前記第３の半導体素子を加圧すると共に還元ガスを導入しながら前記バンプを加熱する工程と、前記加圧を継続しながら前記バンプを冷却する工程とを有し、前記加圧部材は互いに離間され、前記加圧部材がそれぞれ１または複数の前記第２の半導体素子または前記第３の半導体素子上に載置されることを特徴とする。
【００１２】
また、前記加圧部材がそれぞれ１つの前記第２の半導体素子または前記第３の半導体素子上に載置されても良い。
また、前記還元ガスの流通経路となる孔を備える接続部によってそれぞれの前記おもりが互いに接続されても良い。
【００１３】
また、前記接続部が金網形状または格子形状であっても良い。
また、前記接続部が前記加圧部材の変位に応じて変形可能な弾性を有しても良い。
また、前記加圧部材が磁性材料で形成され、電磁石を用いて前記加圧部材の載置および引き上げを制御しても良い。
【００１４】
また、前記加圧部材が、基材および、前記基材の前記第２の半導体素子または前記第３の半導体素子と対向する面に形成される複数のピンから構成され、前記ピンの長さはそれぞれ等しく、前記ピンが前記第２の半導体素子または前記第３の半導体素子と接する状態で前記加圧を行っても良い。
【００１５】
また、前記加圧部材がおもりであることが好ましい。
さらに、本発明の半導体素子の実装方法は、基板または下段となる第１の半導体素子の表面に第２の半導体素子をバンプを介して仮接合する工程と、前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、前記基板または下段となる第１の半導体素子の表面に前記仮接合された前記第２の半導体素子および前記第３の半導体素子を取り囲むガイドを形成した後、前記ガイドで囲まれた領域内に粒状物を流入させて前記第２の半導体素子および前記第３の半導体素子を加圧する工程と、前記加圧を行った状態で還元ガスを導入しながら前記バンプを加熱する工程と、前記加圧を継続しながら前記バンプを冷却する工程とを有することを特徴とする。
【００１６】
また、前記第２の半導体素子または前記第３の半導体素子の一部または全部に、他の半導体素子をさらに積層し、積層する度に前記仮接合を行い、前記加圧を積層された半導体素子上から行っても良い。
【００１７】
また、前記基板または下段となる第１の半導体素子がウェハに形成された複数の半導体素子であっても良い。
また、前記還元ガスが蟻酸ガスまたは水素ガスであっても良い。
【発明の効果】
【００１８】
以上のように、還元ガスを導入しながら加圧，加熱してバンプ接合し、基板または下段となる半導体素子の表面に複数の半導体素子を並べて実装する際に、加圧に用いる加圧部材を分割することにより、還元ガスの流入経路を確保することができ、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１における半導体素子の実装方法の仮接合工程を順に説明する概略断面図
【図２】実施の形態１における半導体素子の実装方法の本接合工程を順に説明する概略断面図
【図３】実施の形態２におけるおもりの構造を説明する図
【図４】実施の形態３におけるおもりによる加圧方法を説明する図
【図５】実施の形態４におけるおもりの構造を説明する図
【図６】実施の形態５におけるおもりの構造を説明する図
【図７】実施の形態６における半導体素子の実装方法を説明する図
【図８】実施の形態７における半導体素子の実装方法を説明する図
【図９】従来の半導体素子の実装方法を説明する概略断面図
【発明を実施するための形態】
【００２０】
基板や下段となる半導体素子の表面に複数の半導体素子を並べ、それぞれの電極端子を対応する基板や下段となる半導体素子の表面に形成された電極端子とバンプを介して接合することにより個々の半導体素子を基板や下段となる半導体素子の表面に実装する。この際、搭載する半導体素子が反らないように各半導体素子上から加圧装置を用いて加圧した状態で、バンプ表面の酸化膜を除去するために還元ガスをバンプに導入しながら、バンプを一括して加熱，冷却して電極端子間をはんだ接合する。そして、加圧装置の内、少なくとも半導体素子と接触する加圧部材を複数に分割し、分割された各加圧部材で押圧することにより、１または複数の半導体素子を加圧することが本発明の特徴である。このように、加圧部材を分割して加圧部材と加圧部材との間の空間を還元ガスの流入経路として確保することにより、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。特に、加圧部材として印加に必要な荷重に対応する重さのおもりの自重を用いた場合は、半導体素子上におもりを載置したあと、おもりの移動に用いる加圧装置本体を半導体素子から離間することができるため、おもりの上の空間からも還元ガスの流入経路を確保でき、より効率的にバンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、半導体素子を１つ１つ加圧して実装する場合にも、１つの半導体素子上におもりを載置して加圧することにより、半導体素子上部を加圧装置が覆うことがなくなるため、還元ガスの流入を促進でき、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、自重によらず、半導体素子を加圧するように加圧部材を非接触で制御することによっても、加圧装置本体が還元ガスの流通の妨げとならず、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【００２１】
また、実装時間を短縮するために、実装工程を仮接合工程と本接合工程とに分けても良い。仮接合工程は半導体素子を搭載する毎に行い、加熱期間のみ加圧するものである。仮接合では、少なくとも、位置合わせした電極端子間を、搬送工程等において外れない程度に固定できれば良い。本接合は仮接合を複数の半導体素子について行った後に一括して行うものであり、加熱から冷却期間にわたり加圧を行う。そして少なくとも本接合工程において、加圧を複数に分割した加圧部材を用い、加圧部材の間隙を流路として還元ガスを導入する。このように、加圧部材を分割して還元ガスの流入経路を確保しながら加圧を行うことにより、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができ、実装時間の大部分を占める工程である冷却と同時に加圧する工程を、全ての半導体素子を一括して行う本工程のみで行うことにより、実装時間を短縮して生産性の向上を図ることもできる。
【００２２】
以下、図面を用いて、各実施の形態として具体的な加圧方法を説明する。ここでは、仮接合と本接合により実装する方法を用い、基板に複数の半導体素子を並べて実装する場合を例として説明する。また、加圧部材としておもりを用いる場合を例に説明する。
（実施の形態１）
図１，図２を用いて実施の形態１における半導体素子の実装方法を説明する。
【００２３】
図１は実施の形態１における半導体素子の実装方法の仮接合工程を順に説明する概略断面図、図２は実施の形態１における半導体素子の実装方法の本接合工程を順に説明する概略断面図である。
【００２４】
図１に示すように、実施の形態１では、仮接合として、基板２上に半導体素子を実装し、さらに、半導体素子に隣接して別の半導体素子１を実装し、このような実装を繰り返して基板表面に複数の半導体素子を並列して実装する。
【００２５】
まず、図１（ａ）に示すように、基板２の電極端子７または半導体素子１の電極端子８のいずれかにバンプ４を形成する。
次に、図１（ｂ）に示すように、電極端子７，８の位置を合わせて基板２上に半導体素子１を載置し、仮接合として、加熱しながら半導体素子１を加圧し、加熱を終了すると共に加圧も終了する。また、加熱に代わり超音波を印加しても良い。
【００２６】
このような仮接合により、図１（ｃ）に示すように、バンプ４と電極端子７，８との界面領域のみを合金化して合金領域４ｂを形成することにより基板２と半導体素子１とを仮接合する。このような部分的な合金化は、加圧，加熱時間により制御される。この時、加圧，加熱を解除した瞬間はバンプ４の合金化されていない領域である非合金層４ａは溶融状態である。また、加圧を解除することにより、半導体素子１は表裏の線膨張係数差により反りを生じ始める。この状態で、非合金層４ａは凝固し始め、半導体素子１が完全に反る前に凝固が完了することにより、半導体素子１の反りを抑制しながら半導体素子１の仮接合を行うことができる。このように、反りによる応力がバンプ４に印加する際に、非合金層４ａは合金化せず溶融しているため、反りによりバンプ４が切断されることを防止することができる。ここで、加圧，加熱を解除した後、冷却ガス等でバンプ４を冷却することにより、凝固が促進し、より反りを抑制しながら半導体素子１を仮接合することができる。
【００２７】
さらに、バンプ４の形成から仮接合を行って、半導体素子１と隣接して、基板２上に半導体素子３を実装する。このような半導体素子の実装を繰り返し、図１（ｄ）に示すように、基板２上に複数の半導体素子を並列に実装する。
【００２８】
次に、図２に示すように、実施の形態１では、本接合として、仮接合を繰り返して実装した半導体素子１，３のバンプ４の非合金層４ａ（図１参照）を一括して合金化する。
まず、図２（ａ）に示すように、基板２上に実装された複数の半導体素子１，３を一括して加圧した状態で加熱する。この時、バンプ４表面の酸化膜を還元除去するために、バンプ４に還元ガス２１を導入しながら行う。
【００２９】
このような加熱により非合金層４ａが再溶融し、この状態で加圧されることにより半導体素子１，３の反りが除去される。つまり、加熱，加圧により半導体素子１，３の反りが戻る方向に作用するが、バンプ４が完全に合金化されておらず非合金層４ａが溶融するため、半導体素子１，３の戻りを阻害せず、溶融した非合金層４ａが反りの戻りを吸収し、半導体素子の反りを除去することができる。本実施の形態では、複数のおもり２２を用いて加圧を行い、各おもり２２が１または複数の半導体素子１，３を加圧することが特徴である。同時に、還元ガス２１がおもり２２の間隙からバンプ４まで流入することができる。
【００３０】
次に、図２（ｂ）に示すように、加熱を停止し、加圧状態を維持したまま冷却ガス１１を導入してバンプ４を冷却する。このように、加圧状態でバンプ４を冷却することにより、バンプ全体が凝固して合金層４ｃとなり、半導体素子が反りのない状態で基板２に実装固定される。
【００３１】
最後に、冷却ガス１１の導入および加圧を停止すると、図２（ｃ）に示すように、基板２上へ複数の反りのない半導体素子が実装される。
以上のように、本接合の際に、複数に分割されたおもり２２を用いて、基板上に並列して実装された複数の半導体素子を一括して加圧することができるため、還元ガス２１が十分導入されてバンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。
【００３２】
なお、昨今の半導体装置の小型化，高機能化に伴って、実装される半導体素子が薄型化，端子が狭ピッチ化される傾向にある。例えば、半導体素子厚が５０μｍ、電極端子間ピッチが５０μｍ程度の半導体素子を実装することがある。半導体素子を薄型化するに伴い半導体素子の反りが促進され、狭端子ピッチ化に伴い還元ガスの流通がより困難となる。そのため、薄型化，端子が狭ピッチ化された半導体素子の実装に際しては、以上の実装方法により、生産性を高めながら半導体素子の反りを抑制でき、おもりの間隙から還元ガスを流入させることができるのでより効果的にバンプ接合の強度を維持することができる。
【００３３】
また、基板や下段の半導体素子上に、高さが異なる半導体素子を実装する場合もある。この場合、全ての半導体素子を１つのおもりを用いて加圧する場合、半導体素子の高さの違いに起因しておもりが傾く場合がある。傾いたおもりで半導体素子を加圧すると半導体素子も傾いて実装され、実装不良が生じる場合があった。この場合にも、半導体素子毎におもりを載置することにより、半導体素子の高さの違いに起因しておもりが傾くことがなくなり、実装不良の発生を低減させることができる。
【００３４】
なお、はんだ材料としては、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＰｂ、ＳｎＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＩｎ、Ｉｎ、Ｓｎ等を用いることができる。電極端子としては、例えば、ＡｌＣｕ、ＡｌＳｉＣｕ、ＡｌＳｉ、Ｃｕ、Ａｌ等を用いることができる。さらに、バンプ４としてＣｕを内包したＳｎ等のはんだ、あるいはＣｕの表面にＳｎ等のはんだを設けたＣｕピラーバンプや無電解Ｎｉめっきバンプ等を用いても良い。
【００３５】
また、実装条件は、バンプ４がＳｎ２．３Ａｇである場合、融点Ｔ０は２２０℃であり、仮接合の加熱温度を２６０〜３００℃に設定し、仮接合の実装時間は０．２５〜２．０ｓｅｃ、仮接合の加圧荷重は１０〜２００Ｎとなる。また、本接合は、加熱温度を２４５〜２６０℃に設定し、実装時間は３０〜３００ｓｅｃ、加圧荷重は０．１〜０．５Ｎとなる。
【００３６】
また、図１，２の説明では、半導体素子が下に凸の向きに反る場合を例示しているが、反りの向きは半導体素子毎で任意であり、半導体素子によって反りの方向が異なっている場合でも同様の方法で実装が可能である。
（実施の形態２）
次に、図３を用いて、実施の形態２としておもりの形態の実施例を説明する。
【００３７】
図３は実施の形態２におけるおもりの構造を説明する図である。
図３に示すように、実施の形態２におけるおもり２３は、半導体素子１０に荷重を印加する複数の加圧部２４と加圧部２４とをつなぐ接続部２５とからなり、接続部２５に還元ガスの流通が可能なように網目状あるいは格子状等の孔を備えることを特徴とする。
【００３８】
このような複数の加圧部２４を接続部２５で接続された構造のおもり２３を用いて実施の形態１における本接合時の加圧を行うことにより、加圧部２４それぞれが１または複数の半導体素子１０を加圧しながら、接続部２５から還元ガスを供給することができる。そのため、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、加圧部２４が接続部２５で接続されているため、加圧の印加および解除工程を容易に行うことができる。
【００３９】
また、接続部２５を弾性を有する柔軟な材質で形成することにより、実装する半導体素子の高さが不均一な場合でも、加圧部２４の高さの変位に応じて接続部２５が変形して高さの差異を吸収し、加圧部２４が傾いて接続不良が生じることを抑制することができる。
【００４０】
接続部２５の材質は、例えば、ガラスファイバー等の繊維を用いることができる。また、ＳＵＳ，Ａｌ，Ｃｕをエッチングして形成しても良い。
上記接続部２５は格子形状や網目形状等の還元ガスが流通できる孔を備えておれば良く、様々な孔を備える形状が混載されていても良い。図３では、格子形状と網目形状の孔および加圧部２４間に網を張った形状を例示している。
【００４１】
おもりの形状以外の仮接合工程および本接合工程は実施の形態１と同様であるので説明を省略する。
（実施の形態３）
次に、図４を用いて、実施の形態３として実施の形態１および実施の形態２のおもりを用いて荷重を印加および解除する方法の実施例を説明する。
【００４２】
図４は実施の形態３におけるおもりによる加圧方法を説明する図である。
本実施の形態による加圧方法は、実施の形態１におけるおもり２２および実施の形態２におけるおもり２３（図３参照）を磁性を有する材質で形成し、電磁石２６により制御することを特徴とする。すなわち、加圧の際に、まず、電磁石２６に導電して電磁石２６に磁性を有する複数のおもり２２あるいは加圧部２４（図３参照）を吸着する。なお、おもり２２あるいは加圧部２４（図３参照）は基板２に搭載された半導体素子１０の位置に対応して吸着される。次に、それぞれのおもり２２あるいは加圧部２４（図３参照）が対応する半導体素子１０上に配置されるように電磁石２６を移動する。次に、電磁石２６に供給される電流を制御してそれぞれの半導体素子１０上におもり２２あるいは加圧部２４（図３参照）を載置する。以後、実施の形態１および実施の形態２における仮接合または本接合を行う。最後に、再び電磁石２６に導電して電磁石２６に複数のおもり２２あるいは加圧部２４（図３参照）を吸着して、半導体素子１０への加圧を解除する。以上の説明以外の工程は実施の形態１あるいは実施の形態２と同様であるので説明を省略する。
【００４３】
このように、電磁石２６を用いておもり２２またはおもり２３（図３参照）の動作を制御することにより、容易に複数のおもり２２または加圧部２４（図３参照）による加圧を制御でき、加圧により反りを抑制しながら還元ガスをバンプに導入することが容易となり、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、半導体素子が反っている場合、バンプが凝固している状態で加圧を加えると半導体素子が割れる場合があったが、電磁石２６を用いておもり２２，２３の載置を容易に制御できるので、バンプが凝固している状態ではおもり２２，２３を載置せず、溶融している状態で載置するように、おもり２２２，２３の載置タイミングを容易に制御することができる。
（実施の形態４）
次に、図５を用いて、実施の形態４としておもりの形態の実施例を説明する。
【００４４】
図５は実施の形態４におけるおもりの構造を説明する図である。
図５に示すように、おもり２７にピン形状を設けることにより、ピンとピンとの間から還元ガス２１を流入させることを特徴とする。つまり、おもり２７は基材２８の半導体素子１０と対向する面に、複数の長さの等しいピン２９を接続する構成であり、ピン２９が半導体素子１０表面を押圧することにより加圧することを特徴とする。なお、加圧以外の工程は実施の形態１あるいは実施の形態２と同様であるので説明を省略する。
【００４５】
このように、互いに間隔を空けたピン２７により加圧を行うことにより、加圧中にピン２７の間隔から還元ガス２１を流入させて各半導体素子１０のバンプ４に還元ガス２１を導入することができるので、加圧により反りを抑制しながら還元ガス２１をバンプ４に導入することが容易となり、バンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、ピン２９を基材２８に敷き詰めた場合、半導体素子のサイズや半導体素子間ピッチに制約されることなく、位置合わせも不要となるので、容易に加圧を行うことが可能である。
【００４６】
また、ピン２９は伸縮可能なピンを用いることもできる。また、自重や非接触により加圧を行うことに限らず、加圧装置で基材２８に荷重をかけることによっても、加圧装置本体が妨げとならず、ピン２９間を還元ガス２１が流通できる。
【００４７】
また、おもり２７の動作を電磁石で行うこともできる。この場合、基材２８を磁性を備える材料で形成する。また、実装された半導体素子毎におもり２７を載置できるように分割することも可能である。
（実施の形態５）
次に、図６を用いて、実施の形態５としておもりの形態の実施例を説明する。
【００４８】
図６は実施の形態５におけるおもりの構造を説明する図である。
図６に示すように、実施の形態５におけるおもりとして多数の粒状物３０を用いることを特徴とする。
【００４９】
加圧の際には、まず、複数の半導体素子１０が並んで接合された基板２上に、全ての半導体素子１０を囲むようなガイド３１を設ける。次に、ガイド３１内に多数の粒状物３０を流入させる。粒状物３０の自重により各半導体素子１を加圧する。加圧する圧力は粒状物３０の重さと個数で調整する。荷重を解除する際には、ガイド３１をはずして粒状物を流出させる。ここで、粒状物３０は球形であることが好ましいが、ある程度の流動性が確保できれば形状は任意である。また、大きさは、粒状物３０の最短の直径が基板２と半導体素子１０との間隔より大きければ基板２と半導体素子１０との間に流入することがないので好ましく、半導体素子１０表面に均一に荷重が印加されるように、半導体素子１０表面の短辺の例えば１／５より最短の直径が小さいことが好ましい。
【００５０】
また、粒状物３０の材質を鉄等の磁性を有する物とすることにより、粒状物３０の流入および流出を容易かつ便宜に行うことができる。つまり、加圧の際に、ガイド３１を基板２上に設けた後、粒状物３０を吸着した電磁石をガイド３１内に移動させる。次に、電磁石の電源を遮断し、粒状物３０をガイド３１内に流入させる。除圧の際には、再び電磁石に電源を供給すると共に電磁石を半導体素子１０に近づけ、ガイド３１内の粒状物３０を電磁石に吸着させる。
【００５１】
以上のように、粒状物３１を用いて加圧することにより、粒状物３１の隙間を通って還元ガスが供給されるため、加圧により反りを抑制しながら還元ガスをバンプ４に導入することが容易となり、バンプ４と電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、半導体素子のサイズや半導体素子間ピッチに制約されることなく、位置合わせも不要となるので、容易に加圧を行うことが可能である。
（実施の形態６）
次に、図７を用いて、実施の形態６の半導体素子の実装方法を説明する。
【００５２】
図７は実施の形態６における半導体素子の実装方法を説明する図である。
図７に示すように、本実施の形態の特徴は、基板２に形成される半導体素子３の少なくとも一部にさらに半導体素子３２が積層されることである。基板２上に搭載される半導体素子の段数が異なることにより、搭載された半導体素子を合わせた高さが異なる場合であっても、本接合の際に、おもり２２等の実施の形態１〜３で例示したおもりを半導体素子毎に載置させることにより、おもりが傾くことなく接合精度を確保できると共に、加圧により反りを抑制しながら還元ガスをバンプに導入することが容易となり、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができる。また、実施の形態５のように、本接合の際に、粒状物３０（図６参照）を用いて加圧をしても、搭載された半導体素子を合わせた高さの差を流動する粒状物３０（図６参照）で吸収できるので、半導体素子の接合精度を維持することができる。
【００５３】
ここで、仮接合は１つの半導体素子３または半導体素子３２を搭載する度に行い、本接合は全ての半導体素子の仮接合が終了した後に、基板２毎に一括して行う。それ以外の工程は、上記各実施の形態と同様であるので説明を省略する。
（実施の形態７）
次に、図８を用いて、実施の形態７における半導体素子の実装方法について説明する。
【００５４】
図８は実施の形態７における半導体素子の実装方法を説明する図であり、図８（ａ）は半導体素子を実装したウェハの構成を示す斜視図、図８（ｂ）は半導体素子を実装したウェハの構成を示す断面図、図８（ｃ）は積層した半導体素子を個片化する工程を説明する断面図である。
【００５５】
以上の各実施の形態では、基板あるいは半導体素子上に複数段の半導体素子を実装する方法について説明したが、実施の形態７における半導体素子の実装方法の特徴は、基板に代わり複数の半導体素子が形成されたウェハの各半導体素子上に１または複数段の半導体素子を実装することである。
【００５６】
図８に示すように、ウェハ１３の表面には複数の半導体素子１４が互いにスクライブ領域１５を介してマトリクス状に形成されている。本実施の形態では、まず、ウェハの状態で半導体素子１４上に１または複数の半導体素子３３を搭載する。この際、半導体素子３３を搭載する毎に仮接合し、全ての半導体素子３３の仮接合を行ってから、ウェハ１３単位で一括して全ての半導体素子のバンプ４に対して還元ガスを供給しながら、上記各実施の形態で示した半導体素子毎に加圧部材を載置する加圧を行って本接合を行う（図８（ａ），図８（ｂ））。
【００５７】
このようにして、ウェハ１３上の半導体素子１４上に１または複数の半導体素子を搭載した状態で、各半導体素子を一括モールドし、その後、スクライブ領域１５に沿ってダイシングブレード１６等を用いてダイシングすることにより、半導体素子が積層された半導体素子１４が搭載された半導体装置を個片化する（図８（ｃ））。
【００５８】
以上のように、ウェハ状態で半導体素子１４上に半導体素子３３を実装する毎に仮接合し、全ての半導体素子３３の仮接合を行った後、ウェハ一括で本接合を行うことにより、薄型化，端子が狭ピッチ化された半導体素子であっても、半導体素子の搭載毎に反りを抑制して接合する場合と比較すると生産性を向上させながら、バンプ４と電極端子との間に間隙が発生することを抑制すると共に、バンプ接合の際の反りを抑制することができる。
【００５９】
なお、上記各実施の形態において、還元ガスとしては、蟻酸等のカルボン酸、またはＨ２ガス等を用いることができる。
また、仮接合の前にＡｒプラズマ洗浄を行うことによりバンプ表面のはんだ酸化膜を除去しても良い。バンプ表面の酸化物を除去することにより、接合部の空隙の発生をさらに抑制して接合強度を向上させると共に接合を短時間で行うことができる。さらに、Ａｒプラズマ洗浄後、Ｈ２ガス雰囲気中に保持することにより、その後の酸化を抑制することもできる。
【産業上の利用可能性】
【００６０】
本発明は、バンプと電極端子との間に間隙が発生することを抑制しながら、バンプ接合の際の反りを抑制することができ、複数の半導体素子をバンプを介して基板や下段の半導体素子に並べて実装する半導体素子の実装方法等に有用である。
【符号の説明】
【００６１】
１ 半導体素子
２ 基板
３ 半導体素子
４ バンプ
４ａ 合金層
４ｂ 非合金層
７ 電極端子
８ 電極端子
１０ 半導体素子
１１ 冷却ガス
１３ ウェハ
１４ 半導体素子
１５ スクライブ領域
１６ ダイシングブレード
２０ 加圧装置
２１ 還元ガス
２２ おもり
２３ おもり
２４ 加圧部
２５ 接続部
２６ 電磁石
２７ おもり
２８ 基材
２９ ピン
３０ 粒状物
３１ ガイド
３２ 半導体素子
３３ 半導体素子
【特許請求の範囲】
【請求項１】
基板または下段となる第１の半導体素子の表面にバンプを介して第２の半導体素子を仮接合する工程と、
前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、
複数の加圧部材を用いて前記第２の半導体素子および前記第３の半導体素子を加圧すると共に還元ガスを導入しながら前記バンプを加熱する工程と、
前記加圧を継続しながら前記バンプを冷却する工程と
を有し、前記加圧部材は互いに離間され、前記加圧部材がそれぞれ１または複数の前記第２の半導体素子または前記第３の半導体素子上に載置されることを特徴とする半導体素子の実装方法。
【請求項２】
前記加圧部材がそれぞれ１つの前記第２の半導体素子または前記第３の半導体素子上に載置されることを特徴とする請求項１記載の半導体素子の実装方法。
【請求項３】
前記還元ガスの流通経路となる孔を備える接続部によってそれぞれの前記加圧部材が互いに接続されることを特徴とする請求項１または請求項２のいずれかに記載の半導体素子の実装方法。
【請求項４】
前記接続部が網目形状または格子形状であることを特徴とする請求項３記載の半導体素子の実装方法。
【請求項５】
前記接続部が前記加圧部材の変位に応じて変形可能な弾性を有することを特徴とする請求項３または請求項４のいずれかに記載の半導体素子の実装方法。
【請求項６】
前記加圧部材が磁性材料で形成され、電磁石を用いて前記加圧部材の載置および引き上げを制御することを特徴とする請求項１〜請求項５のいずれかに記載の半導体素子の実装方法。
【請求項７】
前記加圧部材が、基材および、前記基材の前記第２の半導体素子または前記第３の半導体素子と対向する面に形成される複数のピンから構成され、前記ピンの長さはそれぞれ等しく、前記ピンが前記第２の半導体素子または前記第３の半導体素子と接する状態で前記加圧を行うことを特徴とする請求項１または請求項２のいずれかに記載の半導体素子の実装方法。
【請求項８】
前記加圧部材がおもりであることを特徴とする請求項１〜請求項７のいずれかに記載の半導体素子の実装方法。
【請求項９】
基板または下段となる第１の半導体素子の表面に第２の半導体素子をバンプを介して仮接合する工程と、
前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、
前記基板または下段となる第１の半導体素子の表面に前記仮接合された前記第２の半導体素子および前記第３の半導体素子を取り囲むガイドを形成した後、前記ガイドで囲まれた領域内に粒状物を流入させて前記第２の半導体素子および前記第３の半導体素子を加圧する工程と、
前記加圧を行った状態で還元ガスを導入しながら前記バンプを加熱する工程と、
前記加圧を継続しながら前記バンプを冷却する工程と
を有することを特徴とする半導体素子の実装方法。
【請求項１０】
前記第２の半導体素子または前記第３の半導体素子の一部または全部に、他の半導体素子をさらに積層し、積層する度に前記仮接合を行い、前記加圧を積層された半導体素子上から行うことを特徴とする請求項１〜請求項９のいずれかに記載の半導体素子の実装方法。
【請求項１１】
前記基板または下段となる第１の半導体素子がウェハに形成された複数の半導体素子であることを特徴とする請求項１〜請求項１０のいずれかに記載の半導体素子の実装方法。
【請求項１２】
前記還元ガスが蟻酸ガスまたは水素ガスであることを特徴とする請求項１〜請求項１１のいずれかに記載の半導体素子の実装方法。
【請求項１】
基板または下段となる第１の半導体素子の表面にバンプを介して第２の半導体素子を仮接合する工程と、
前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、
複数の加圧部材を用いて前記第２の半導体素子および前記第３の半導体素子を加圧すると共に還元ガスを導入しながら前記バンプを加熱する工程と、
前記加圧を継続しながら前記バンプを冷却する工程と
を有し、前記加圧部材は互いに離間され、前記加圧部材がそれぞれ１または複数の前記第２の半導体素子または前記第３の半導体素子上に載置されることを特徴とする半導体素子の実装方法。
【請求項２】
前記加圧部材がそれぞれ１つの前記第２の半導体素子または前記第３の半導体素子上に載置されることを特徴とする請求項１記載の半導体素子の実装方法。
【請求項３】
前記還元ガスの流通経路となる孔を備える接続部によってそれぞれの前記加圧部材が互いに接続されることを特徴とする請求項１または請求項２のいずれかに記載の半導体素子の実装方法。
【請求項４】
前記接続部が網目形状または格子形状であることを特徴とする請求項３記載の半導体素子の実装方法。
【請求項５】
前記接続部が前記加圧部材の変位に応じて変形可能な弾性を有することを特徴とする請求項３または請求項４のいずれかに記載の半導体素子の実装方法。
【請求項６】
前記加圧部材が磁性材料で形成され、電磁石を用いて前記加圧部材の載置および引き上げを制御することを特徴とする請求項１〜請求項５のいずれかに記載の半導体素子の実装方法。
【請求項７】
前記加圧部材が、基材および、前記基材の前記第２の半導体素子または前記第３の半導体素子と対向する面に形成される複数のピンから構成され、前記ピンの長さはそれぞれ等しく、前記ピンが前記第２の半導体素子または前記第３の半導体素子と接する状態で前記加圧を行うことを特徴とする請求項１または請求項２のいずれかに記載の半導体素子の実装方法。
【請求項８】
前記加圧部材がおもりであることを特徴とする請求項１〜請求項７のいずれかに記載の半導体素子の実装方法。
【請求項９】
基板または下段となる第１の半導体素子の表面に第２の半導体素子をバンプを介して仮接合する工程と、
前記基板または下段となる第１の半導体素子の表面に第２の半導体素子と並べて１または複数の第３の半導体素子をそれぞれバンプを介して仮接合する工程と、
前記基板または下段となる第１の半導体素子の表面に前記仮接合された前記第２の半導体素子および前記第３の半導体素子を取り囲むガイドを形成した後、前記ガイドで囲まれた領域内に粒状物を流入させて前記第２の半導体素子および前記第３の半導体素子を加圧する工程と、
前記加圧を行った状態で還元ガスを導入しながら前記バンプを加熱する工程と、
前記加圧を継続しながら前記バンプを冷却する工程と
を有することを特徴とする半導体素子の実装方法。
【請求項１０】
前記第２の半導体素子または前記第３の半導体素子の一部または全部に、他の半導体素子をさらに積層し、積層する度に前記仮接合を行い、前記加圧を積層された半導体素子上から行うことを特徴とする請求項１〜請求項９のいずれかに記載の半導体素子の実装方法。
【請求項１１】
前記基板または下段となる第１の半導体素子がウェハに形成された複数の半導体素子であることを特徴とする請求項１〜請求項１０のいずれかに記載の半導体素子の実装方法。
【請求項１２】
前記還元ガスが蟻酸ガスまたは水素ガスであることを特徴とする請求項１〜請求項１１のいずれかに記載の半導体素子の実装方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−８０７５９（Ｐ２０１３−８０７５９Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２１８８２５（Ｐ２０１１−２１８８２５）
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]