【課題】パワー半導体素子において、周辺の電界強度を緩和する構造を小さな面積で実現する。
【解決手段】周辺領域Ｑにおいては、半導体層との間に周辺層間絶縁層（絶縁層）を介して複数の多結晶シリコン層７０が、ソース電極３０から端部ドレイン電極４１の間にかけて設けられる。多結晶シリコン層７０には、その長手方向が水平方向から傾斜した（傾斜角θ、０＜θ＜９０°）傾斜部が設けられている。多結晶シリコン層７０の傾斜部においては、ｐ型領域７１と、ｎ型領域７２とが長手方向に交互に多数形成されている。 （もっと読む）

【課題】本願発明者らが、プラズマ処理等による半導体ウエハのチャージアップの影響を検討したところによると、半導体ウエハ等にドライエッチング等を施すと、通常、その結果として、半導体ウエハは、主に電気的に正側に偏った不均一な帯電状態となることが明らかとなった。これは、ドライエッチング等によって、正の可動イオン等がウエハの表面やその近傍に残存し、不均一に分布していることを示すものであり、個々の半導体チップとされた後も残存して、動作に悪影響を及ぼす恐れがある。
【解決手段】本願発明は、通常、ポリマー除去液等を使用する必要のないメタル膜加工工程に於いて、加工用レジスト膜の除去後、ポリマー除去液類似の導電性処理液との摩擦により、ウエハ全体を負に帯電させるものである。 （もっと読む）

【課題】
形状に限定されることなく、柔軟性ないし可撓性を有し、任意の形状の各種装置を作成することが可能な素子を用いた集積装置を提供すること。
【解決手段】
回路素子が長手方向に連続的又は間欠的に形成されている素子、回路を形成する複数の領域を有する断面が長手方向に連続的又は間欠的に形成されている素子を複数複数束ね、撚り合せ、織り込み又は編み込み、接合し、組み合わせて成形加工し又は不織状に成形したことを特徴とする。 （もっと読む）

【課題】トレンチフィル方式によるスーパジャンクションＭＯＳＦＥＴは、ボイドフリーの埋め込みエピ成長が必要な為、トレンチの面方位を一定方向に揃えることが要求される場合がある。また、特にチップコーナ部のカラムレイアウトが、チップコーナの対角線に対して左右が非対称になった場合、チップコーナのカラム非対称性からブロッキング状態での等電位線の様子はコーナ部で湾曲し、等電位線が密になるポイントが発生し易く、耐圧低下を引き起こすおそれがある。
【解決手段】本願発明は、パワーＭＯＳＦＥＴ等のパワー系半導体能動素子に於いて、ほぼ矩形を呈するアクティブセル領域等の周りのチップ周辺領域に、リング状のフィールドプレートを設け、そのフィールドプレートは、前記矩形の辺に沿った部分の少なくとも一部にオーミックコンタクト部を有するが、前記矩形のコーナ部に対応する部分には、オーミックコンタクト部を設けないものである。 （もっと読む）

【課題】斜めイオン注入を行わなくても、外周耐圧構造を形成でき、かつ、高いドレイン耐圧が得られるようにする。
【解決手段】凹部１６の底面に形成されたＰ型領域１８と、トレンチ１３内に配置されたＰ⁺型層１５、および、凹部１７の底面に形成されたＰ型領域１９とによってＰ型リサーフ層２０を構成することで電界緩和構造とする。Ｐ型リサーフ層２０がトランジスタセル領域Ｒ１の周囲を囲むような構成とされることから、外周耐圧構造領域Ｒ２に延びる電界をさらにトランジスタセル領域Ｒ１の外周側に延ばすことが可能となり、ブレークダウン位置を凹部１７の底面におけるＮ^-型ドリフト層２にシフトできるため、電界緩和を行うことが可能となる。したがって、ドレイン耐圧を向上させることが可能となる。 （もっと読む）

【課題】高耐圧のパワー半導体素子における周縁部の素子破壊を抑え、耐圧を向上させることを可能とする。
【解決手段】第1導電型の第1の半導体層と、第１の半導体層の表面に第２導電型の拡散領域を有するセル部と、第1の半導体層の表面に、それぞれセル部を囲むように形成された複数の第２導電型の第２の半導体層と、第１の半導体層の表面に、第２の半導体層の外周に離間して形成され、第１の半導体層より高濃度の第１導電型の第３の半導体層と、第１の半導体層の表面の、第２の半導体層と、第３の半導体層との間に設けられ、第２の半導体層より低濃度の第４の半導体層と、複数の第２の半導体層のそれぞれ内側に、第２の半導体層より低濃度で、第４の半導体層と不純物濃度又は導電型が異なる複数の第５の半導体層と、を備える。 （もっと読む）

【課題】ドレイン電極配線によって形成されるフィールドプレートに起因する電流コラプス現象への影響が抑制された窒化物半導体装置を提供する。
【解決手段】窒化物半導体からなる機能層２０と、機能層２０上に離間して配置されたソース電極３及びドレイン電極４と、ソース電極３とドレイン電極４間で機能層２０上に配置されたゲート電極５と、機能層２０上に配置された層間絶縁膜７と、層間絶縁膜７上に配置され、ドレイン電極４と電気的に接続されたドレイン電極配線４１とを備える窒化物半導体装置であって、ゲート電極５とドレイン電極４間において、層間絶縁膜７を介してドレイン電極配線４１が機能層２０と対向する領域を有さない。 （もっと読む）

【課題】トレンチ内を結晶性の高いエピタキシャル膜で埋めることができ、特にｐｎコラムの形成に適する半導体基板の製造方法を提供する。
【解決手段】ドライエッチングにより半導体基板１０ａにトレンチＴ１を形成するトレンチ形成工程と、１２０℃以下の低温で行うケミカルドライエッチング（ＣＤＥ）またはウエットエッチングによりトレンチＴ１の表層部をエッチングして、第１ダメージ層Ｄ１を除去する第１ダメージ層除去工程と、半導体基板１０ａを非酸化性かつ非窒化性の雰囲気下において１０５０℃以上の高温で熱処理を行い、第１ダメージ層Ｄ１の下層に存在する第２ダメージ層Ｄ２の結晶性を回復する第２ダメージ層回復工程と、トレンチＴ１内にエピタキシャル膜３を形成して、トレンチＴ１をエピタキシャル膜３で埋め込むトレンチ埋め込み工程とを有してなる半導体基板１０の製造方法とする。 （もっと読む）

【課題】キャリア補償の影響を低減可能なIII族窒化物系電子デバイスを提供する。
【解決手段】III族窒化物系電子デバイス１１では、ドリフト層１５は主面１３ａ上に設けられており、また１×１０^１７ｃｍ^−３未満のシリコン濃度を有するｎ⁻型III族窒化物系半導体からなる。このシリコンはドナーとして作用する。合成オフ角は主面１３ａの全体にわたって０．１５度以上である。合成オフ角は、例えばIII族窒化物支持基体１３のＣ面の単位法線ベクトルＶＣ_Ｎと主面１３ａの単位法線ベクトルＶＰ_Ｎとの成す角度である。合成オフ角の値は、主面１３ａ上にわたって分布している。ドリフト層１５内における炭素濃度Ｎ_Ｃは３×１０^１６ｃｍ^−３以下である。 （もっと読む）

【課題】改良されたプレーナデバイスを提供する。
【解決手段】電子デバイスは、移動電荷キャリアを支持する基板と、該基板面上に形成されてその両側に第１および第２の基板領域を定義し、該第１および第２の基板領域は該絶縁体によって定義される細長いチャネルによって接続され、該チャネルは該第１の領域から該第２の領域への基板内の電荷キャリア流路を提供し、該第１および該第２の基板領域間の伝導度は、この２つの領域間の電位差に依存する。該基板は有機材料とすることができる。移動電荷キャリアは、０．０１ｃｍ^２／Ｖｓ〜１００ｃｍ^２／Ｖｓの範囲の移動度を有することができ、該電子デバイスはＲＦデバイスであってもよい。 （もっと読む）